譯碼器及數(shù)碼顯示電路

1、4.1 4.1 概述概述4 42 2 編碼器編碼器 退退 出出4 43 3 譯碼器及數(shù)碼顯示電路譯碼器及數(shù)碼顯示電路 4 44 4 數(shù)據(jù)分配器和選擇器數(shù)據(jù)分配器和選擇器 4 45 5 數(shù)據(jù)比較器數(shù)據(jù)比較器 4 46 6 加法器加法器 第第4 4單元單元 常用組合邏輯電路模塊常用組合邏輯電路模塊 常用組合邏輯電路模塊的品種很多，主要有全加器、編碼器、譯碼器、數(shù)據(jù)分配器、數(shù)據(jù)選擇器、數(shù)值比較器等。 4.1 4.1 概述概述 對邏輯電路的學(xué)習(xí)主要掌握電路的端子名稱、作用以及有效控制電平。4.1 概述概述4.1 概述概述n（1）集成電路的輸入信號端子引腳標(biāo)記中，若符號標(biāo)記為原變量，則表示高電平有效；若

2、輸入信號端子符號標(biāo)記為反變量，則表示低電平有效。如三態(tài)門的使能端標(biāo)記為，則表示使能端為低電平時，器件才能正常工作，否則處于高阻狀態(tài)。輸入端子若經(jīng)一個非門符號（即輸入端有一個小圈或有一個尖三角）輸入，也表示低電平有效。n（2）集成電路的輸出信號端子引腳標(biāo)記中，若符號標(biāo)記為反變量則表示反碼輸出。4.2 編碼器編碼器二進(jìn)制編碼：輸入二進(jìn)制編碼：輸入M M位代碼位代碼 ，輸出，輸出N N位位二二進(jìn)制進(jìn)制代碼代碼 M2M2N N編碼：用文字、符號或數(shù)碼表示特定的對象。編碼：用文字、符號或數(shù)碼表示特定的對象。（一）二進(jìn)制編碼（一）二進(jìn)制編碼4.2 編碼器編碼器邏輯功能：任何一個輸入端接低電平時，三個邏輯功

3、能：任何一個輸入端接低電平時，三個輸出端有一組對應(yīng)的二進(jìn)制代碼輸出輸出端有一組對應(yīng)的二進(jìn)制代碼輸出（一）二進(jìn)制編碼器（一）二進(jìn)制編碼器將輸入信號編成二進(jìn)將輸入信號編成二進(jìn)制代碼的電路制代碼的電路任何時刻只允許一個輸入端有信號輸入任何時刻只允許一個輸入端有信號輸入1. 8線-3線優(yōu)先編碼器74HC1481. 8線-3線優(yōu)先編碼器74HC148表4.1 74HC148的功能表(FUNCTION TABLE)74HC148典型的應(yīng)用電路 2.二-十進(jìn)制優(yōu)先編碼器74HC147二-十進(jìn)制（9-4）優(yōu)先編碼器74HC147二-十進(jìn)制（9-4）優(yōu)先編碼器74HC147功能表3.編碼器的應(yīng)用n將N個輸入轉(zhuǎn)換

4、成對應(yīng)的M個輸出的過程。nM2Nn類型：全部譯碼和部分譯碼；n 二進(jìn)制譯碼和代碼譯碼器。4.3 譯碼器及數(shù)碼顯示電路譯碼器及數(shù)碼顯示電路4.3.1 二進(jìn)制譯碼器二進(jìn)制譯碼器二進(jìn)制二進(jìn)制譯碼器譯碼器輸入輸輸入輸出滿足：出滿足：m=2=2n n 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 a1 a0 y0 y1 y2 y3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1 1 0 0 0 12位二進(jìn)制譯碼器位二進(jìn)制譯碼器 譯碼輸入譯碼輸入 譯碼輸出譯碼輸出 a1 a0 y0 y1 y2 y3 0 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1

5、1 02位二進(jìn)制譯碼器位二進(jìn)制譯碼器38譯碼器譯碼器74LS138EN = 1（ ）0SS 1S 321 、 EN=0 ，禁止譯碼，禁止譯碼，輸出均為輸出均為 使能端使能端 輸輸 出出端端輸入端輸入端74138集成譯碼器的功能表 譯碼功能：根據(jù)輸出引腳哪一條線有效，就可知道具體輸入的二進(jìn)制代碼是哪一種組合。想一想：10位地址輸入線最多可以表示多少種不同的地址，10根輸入線的二進(jìn)制數(shù)譯碼器的輸出線為多少？可否采用某種傳輸方式來減少輸出線數(shù)？ 74HC138對發(fā)光二極管的控制4.3.2 二十進(jìn)制譯碼器（又稱BCD譯碼器） 二十進(jìn)制譯碼器是輸入編碼是BCD碼，輸出有10根引線與輸入10個BCD編碼對

6、應(yīng)。 BCD碼有多種，對應(yīng)著多種譯碼器，常用的是8421BCD譯碼器。 BCD碼譯碼器都有4個輸入端，10個輸出端，常稱之為 410線譯碼器,也是一種唯一地址譯碼器。 8421BCED譯碼器74HC428421BCED譯碼器74HC42真值表4.33 唯一地址譯碼器的應(yīng)用 計算機系統(tǒng)中利用譯碼器選通器件示意圖 4.3.4 七段數(shù)字顯示譯碼器 在數(shù)字系統(tǒng)中計數(shù)器、定時器、數(shù)字電壓表等方面，需要將表示數(shù)字信息的二進(jìn)制數(shù)以人們習(xí)慣的十進(jìn)制數(shù)形式顯示出來，以便查看，因此，數(shù)字顯示電路是許多數(shù)字設(shè)備不可缺少的部分。數(shù)字顯示電路通常由譯碼器、驅(qū)動器和顯示器等部分組成。 脈沖信號計數(shù)器譯碼器驅(qū)動器顯示器1.

7、數(shù)碼顯示器件 數(shù)碼顯示器件種類繁多，其作用是用以顯示數(shù)字和符號。用于十進(jìn)制數(shù)的顯示，目前使用較多的是分段式顯示器。如圖4.9是七段顯示器顯示字段布局及字形組合。 七段顯示器主要有熒光數(shù)碼管和半導(dǎo)體顯示器、液晶數(shù)碼顯示器。半導(dǎo)體（發(fā)光二極管）顯示器是數(shù)字電路中比較方便使用的顯示器。它有共陽極和共陰極兩種接法，如圖所示。 1.數(shù)碼顯示器件1. 數(shù)碼顯示器件 2.數(shù)字顯示譯碼器 數(shù)字顯示譯碼器將BCD代碼譯成數(shù)碼管顯示字所需要的相應(yīng)高、低電平信號，使數(shù)碼管顯示出BCD代碼所表示的對應(yīng)十進(jìn)制數(shù)，這是一種代碼譯碼器。74HC4511是8421BCD碼七段顯示譯碼器。74HC511與顯示器的連接示意圖，如

8、圖所示。想一想：1電梯樓層顯示電路，按動標(biāo)有1、2、3、4、5、6、7、8的其一按鍵時，為什么可顯示相應(yīng)的數(shù)字？根據(jù)你的知識嘗試解析其原理。2計算機內(nèi)字符是如何保存和顯示？字符的代碼與字形是否相同？字庫是什么？字庫存放的是字符的代碼還是字形？在多個通道中選擇其中的某一路，或在多個通道中選擇其中的某一路，或 個信息中個信息中選擇其中的某一個信息傳送或加以處理，選擇其中的某一個信息傳送或加以處理，將傳送來的或處理后的信息分配到各通道去。將傳送來的或處理后的信息分配到各通道去。數(shù)據(jù)選擇器數(shù)據(jù)選擇器數(shù)據(jù)分配器數(shù)據(jù)分配器多輸入多輸入一輸出一輸出選擇選擇一輸入一輸入多輸出多輸出分配分配4.4 4.4 數(shù)據(jù)

9、選擇器和數(shù)據(jù)分配器數(shù)據(jù)選擇器和數(shù)據(jù)分配器1、數(shù)據(jù)分配器 (1)數(shù)據(jù)分配器的邏輯功能 數(shù)據(jù)分配器有一根輸入線，n根地址線(又稱為選擇控制線)和2n根輸出線。根據(jù)n個選擇變量的不同代碼組合來選擇輸入數(shù)據(jù)從哪個輸出通道輸出。(a) 方框圖 （b）用譯碼器實現(xiàn)分配器 （c)邏輯符號 一輸入多輸入出(2)數(shù)據(jù)分配器的實現(xiàn)電路 有2n根輸入線，n根選擇控制線和一根輸出線。根據(jù)n個選擇變量的不同代碼組合，在2n個不同輸入中選一個送到輸出。 2.數(shù)據(jù)選擇器數(shù)據(jù)選擇器(1)數(shù)據(jù)選擇器的邏輯功能 (2)數(shù)據(jù)選擇器的實現(xiàn)電路 數(shù)據(jù)選擇器的主體電路一般是與或門陣列（也有用傳輸門開關(guān)和門電路混合組合而成的）。 SSDS

10、SDSSDSSDY013012011010可見，輸出Y取決于選擇變量S1S0的不同組合。當(dāng)S1S0=00時，Y=D0；當(dāng)S1S0=01時，Y=D1；當(dāng)S1S0=10時，Y=D2；當(dāng)S1S0=11時，Y=D3。 四路選擇器數(shù)據(jù)選擇器在智能小區(qū)的應(yīng)用 (3)數(shù)據(jù)選擇器和分配器的應(yīng)用 由譯碼器連成的數(shù)據(jù)分配器0 0 00 0 00 01 11 10 0譯碼譯碼禁止譯碼禁止譯碼0 01 1傳送端傳送端接收端接收端設(shè)1位數(shù)值比較器輸入1位二進(jìn)制數(shù)為A、B。當(dāng)A大于B時，對應(yīng)輸出YAB為高電平；當(dāng)AB時，對應(yīng)輸出YAB3B2B1B0時，輸出F=1，否則F=0，若把F當(dāng)作進(jìn)位，則該電路可實現(xiàn)四舍五入。 (2

11、)中斷優(yōu)先判斷電路 中斷優(yōu)先判別電路 工作原理 優(yōu)先權(quán)編碼器首先將外部中斷請求信號排隊，需要緊急處理的請求一般級別最高，優(yōu)先權(quán)編碼器把對應(yīng)的輸入位編成三位二進(jìn)制作為比較器的輸入，比較器的另一端的數(shù)據(jù)輸入連到現(xiàn)行狀態(tài)寄存器的輸出端，接受的數(shù)據(jù)是計算機正在處理的中斷請求信號系統(tǒng)。如果比較器AB=1表示，當(dāng)前的中斷請求對象級別比現(xiàn)行處理的事件級別高，計算機必須暫停當(dāng)前的事件處理轉(zhuǎn)而響應(yīng)新的中斷請求。如果AB=0表示，則表示中斷請求對象級別比現(xiàn)行處理的事件級別低，比較器不發(fā)出中斷信號，直到計算機處理完當(dāng)前的事件后再將現(xiàn)行狀態(tài)寄存器中的狀態(tài)清除，轉(zhuǎn)向為別的低級中斷服務(wù)。 4.6.1半加器 半加器可如組合

12、邏輯電路分析的例3.1中介紹的用與非門組成，也可以如圖 (a)由異或門及與門組成。4.6 加法器加法器全加器的真值表輸入輸出AiBiCiSiCi+100000001100101001101100101010111001111114.6.2全加器11位全加器 全加器：進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果輸出該位的進(jìn)位信號。 據(jù)3個二進(jìn)制數(shù)相加及加法規(guī)則，不難列出全加器的真值表。表中Ai、Bi為兩個1位二進(jìn)制數(shù)，Ci是低位的進(jìn)位數(shù)，Si為全加和，Ci+1是向相鄰高位的進(jìn)位數(shù)。據(jù)表可得Si和Ci+1的邏輯表達(dá)式： iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiii

13、iiiiiiiiiiiiiiiiBABACCCBABABACCBACBACBACBACCBABABACBABACCBACBACBACBASi)()()()()(1由表達(dá)式畫出全加器的邏輯圖和邏輯符號，如下圖所示。 用多個全加器可以組成多位二進(jìn)制加法器，它是最基本的算術(shù)運算單元。例如它可以作加法運算。在計算機中用補碼可以做減法運算，把乘法轉(zhuǎn)化為連續(xù)的加運算，把除法轉(zhuǎn)換為減法，再將減法轉(zhuǎn)換為補碼用加法來完成運算。2多位加法器本單元學(xué)習(xí)指導(dǎo) 編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器加法器、數(shù)值比較器等是常用的組合電路器件。 編碼器主要是實現(xiàn)把一些數(shù)字、符號、文字等用二進(jìn)制代碼表示的器件。譯碼器相當(dāng)于是

14、編碼器的逆過程。數(shù)據(jù)選擇器、數(shù)據(jù)分配器主要用于數(shù)據(jù)的傳送，從而實現(xiàn)數(shù)據(jù)點對點的傳送和數(shù)據(jù)傳送的并行-串行的轉(zhuǎn)換。數(shù)值比較器由于其可以比較數(shù)值的大小從而應(yīng)用于一些判斷電路。加法器是CPU的核心器件，可以完成加法和減法的運算。 中規(guī)模集成電路大多數(shù)都設(shè)置了附加的控制端（或稱使能端、選通輸入端、片選端、禁止端等）。這些控制端既可用于控制電路的狀態(tài)（工作或禁止），又可作為輸出信號的選通輸入端，還能用作輸入信號的一個輸入端以擴展電路功能。 設(shè)計組合邏輯電路時應(yīng)盡量選用集成電路。要掌握查集成電路參數(shù)的方法。使用中規(guī)模集成電路來實現(xiàn)組合邏輯電路時，方法與使用小規(guī)模集成電路基本一樣。本單元學(xué)習(xí)指導(dǎo) 實驗四 編碼、譯碼和顯示驅(qū)動電路綜合實驗 一、實驗?zāi)康?熟悉編碼器、七段譯碼器、LED和數(shù)據(jù)選擇器等中規(guī)模集成電路的典型應(yīng)用。 二、實驗儀器及器件 1數(shù)字實驗箱2BCD碼（94線）優(yōu)先編碼器74HC147 1塊3七段譯碼器74HC4511 1塊4共陰極LED 1塊56反相器74LS04 2塊62輸入四或門74LS32 1塊三、實驗內(nèi)容 1BCD碼編譯碼顯示電路 右圖所示是BCD碼編碼器和七段譯碼顯示電路的框圖。按框圖意示的邏輯要求選用適合的器件連接好（提示：其中BCD編碼器可選用94線優(yōu)先編碼器74HC147，七段譯碼顯示可選用74HC4511構(gòu)成的LED顯示電路。選用各