畢業(yè)設(shè)計基于FPGA和VHDL的點陣電子顯示屏設(shè)計

1、點陣電子顯示屏設(shè)計論文摘要本設(shè)計采用Altera公司FLEX10K系列的EPF10K10LC84-4作為電子顯示屏的控制核心，硬件描述語言采用VHDL語言，并采用模塊化設(shè)計，以MAXPLUS II為編程環(huán)境，提高了設(shè)計效率，設(shè)計制作了一個16 *64點陣顯示的LED電子顯示屏，實現(xiàn)了數(shù)字、字母、漢字的顯示并且實現(xiàn)了實時時間顯示等功能，系統(tǒng)采用矩陣鍵盤作為主要的人機接口，采用FPGA控制器，保證了系統(tǒng)精度；通過擴展外部存儲器可以存儲256個漢字，可同時顯示4個1616點陣漢字或8個168點陣的漢字字符或數(shù)字，顯示方式有左移右移替換，顯示狀態(tài)包括移動速度停留時間等，實現(xiàn)了圖形的特殊控制。關(guān)鍵詞：電

2、子顯示屏，VHDL，點陣一、方案論證和選擇1.1、 系統(tǒng)總控方案方案一 采用單片機以及一些外部存儲器來實現(xiàn)，該方法的優(yōu)點是器件比較常見，系統(tǒng)規(guī)模較小，價格也相對比較便宜，有一定的靈活性，但是對多時鐘，復(fù)雜信號處理不是很理想。再者本次設(shè)計要求有比較精確的數(shù)字鐘，F(xiàn)PGA在時鐘控制方面相對單片機有著很大的優(yōu)勢。因為本次設(shè)計會用到16*64的點陣，因為單片機是8位的，每次只能輸送8位數(shù)據(jù)，因此在數(shù)據(jù)信號處理方面也有些不足。方案二 采用Altera公司FLEX10K系列的EPF10K10LC84-4芯片作為主控芯片，擴展外部EEPROM為數(shù)據(jù)存儲單元，在MAXPLUS II編程環(huán)境下采用模塊化設(shè)計，利

3、用VHDL語言對芯片進行了設(shè)計，系統(tǒng)結(jié)構(gòu)緊湊，便于調(diào)試，適合實現(xiàn)復(fù)雜控制，操作方便，在數(shù)字邏輯控制方面有著很大的優(yōu)點，比第一種方案有著很大的優(yōu)越性，因此決定采用第二種方案。1.2、鍵盤輸入模塊方案 方案一 ：采用矩陣式鍵盤，此類鍵盤采用矩陣式行列掃描方式，優(yōu)點是可減少占用I/O口數(shù)目，使控制器有足夠的資源去處理其他的工作。 方案二 ：采用獨立式按鍵電路，每個按鍵單獨占有一根I/O接口線,每個I/O口的工作狀態(tài)互不影響，此類鍵盤采用端口直接掃描方式；缺點為當按鍵較多時占用存儲器的I/O口數(shù)目較多。 方案三：采用由8255驅(qū)動的PC機鍵盤。優(yōu)點：占用控制器的I/O口少。缺點：鍵盤太大且驅(qū)動程序復(fù)雜

4、，影響美觀。綜合考慮以上的方案及題目要求，由于系統(tǒng)需要用到的I/O端口比較多，所以采用了方案一。1.3 鍵盤消抖方案 方案一：采用將彈跳階段閃過的思想，一旦檢測到按鍵按下或彈起時，將輸入到系統(tǒng)內(nèi)部的修正后的按鍵信號置有效（“1”或“0”）并保持一定時間（大于不穩(wěn)定時間）。keykey1S_clkKEYS-CLK KEY1方案二：在一定時間（大于不穩(wěn)定時間）內(nèi)，如果連續(xù)兩次檢測到按鍵按下或彈起時，則將輸入到系統(tǒng)內(nèi)部的修正后的按鍵信號置有效（“1”或“0”）KEYS-CLKKKEY1本設(shè)計采用第二種方案。1.4、實時數(shù)字鐘模塊設(shè)計方案一 基本門電路搭建 用基本門電路來實現(xiàn)數(shù)字鐘，電路結(jié)構(gòu)復(fù)雜，故障

5、系數(shù)大，不易調(diào)試，且增加了系統(tǒng)的造價。方案二VHDL編程使用軟硬件結(jié)合的方式，所以電路結(jié)構(gòu)簡單、調(diào)試也相對方便。與第一種方案比較優(yōu)點是非常明顯的。我們選擇了第二種方案1.5、存儲模塊設(shè)計方案方案一：采用FPGA內(nèi)部集成ROM 此方案設(shè)計簡便，節(jié)省硬件資源，但存儲容量有限，不適合存儲大容量數(shù)據(jù)方案二 采用外部擴展ROM ，此方案硬件電路稍顯復(fù)雜，須用編程器對其進行程序燒寫固化，存儲容量較大。經(jīng)實驗比較，方案一中ROM容量太小，不能完成題目要求，故本設(shè)計采用方案二。1.6、顯示模塊方案 方案一：靜態(tài)顯示，所謂的靜態(tài)顯示就是對LED電子顯示屏中的每一象素點都通過硬件單獨控制，整個LED顯示屏所有的L

6、ED的同時顯示。此方式最大優(yōu)點是程序設(shè)計簡單，且畫面無閃爍。但這種設(shè)計存在致命的缺點：電路復(fù)雜，硬件利用率低，成本巨大。所以此方式一般不被采用。方案二：采用動態(tài)掃描實現(xiàn)顯示過程。所謂的動態(tài)掃描法是利用人眼的視覺暫留特點而實現(xiàn)的一種顯示方法，即當刷新速率足夠高時，人眼就察覺不出顯示屏畫面更迭的閃爍。若要顯示一幀畫面，先送出第一行的數(shù)據(jù)，然后選通并點亮第一行，延時；此后送出第二行的數(shù)據(jù)，同樣選通、點亮并延時；依次將所有行掃描完，即給出了一幀的畫面。在此次設(shè)計中我們采用方案二。二、電路設(shè)計與實現(xiàn)下圖為系統(tǒng)的主控圖：2.1 主控制模塊本設(shè)計控制模塊由FPGA實現(xiàn)，由鍵盤作為系統(tǒng)輸入，經(jīng)過掃描電路處理，

7、確定出按鍵，并將信號輸入到主控制器中，由數(shù)據(jù)選擇器輸出來確定信號是對外部EEPROM控制，還是數(shù)字鐘模塊的運行。數(shù)字鐘部分顯示部分由外部擴展E2PROM實現(xiàn)，數(shù)字鐘直接在FPGA內(nèi)集成，由于采用點陣動態(tài)顯示，每次顯示漢字或字母個數(shù)固定，故在編寫程序時要考慮到每組字的首地址，并由E2PROM的高三位地址確定，即只須改變其地址線高三位數(shù)據(jù)便可實現(xiàn)數(shù)組切換。數(shù)字鐘部分首先設(shè)計了一個輸出二進制的基本時鐘，然后在FPGA內(nèi)存儲了09個數(shù)字的字模，用一個數(shù)據(jù)選擇器來實現(xiàn)輸出譯碼。為了不使輸出沖突，我們制作了一個二路選擇器來輸出數(shù)字鐘內(nèi)數(shù)據(jù)或E2PROM中數(shù)據(jù)，選擇信號由鍵盤控制。系統(tǒng)主控制模塊原理圖2.2

8、 鍵盤模塊：矩陣式鍵盤的原理：給各行一個循環(huán)掃描電路，然后讀取列的狀態(tài)，從而確定按鍵。具體先用時鐘信號產(chǎn)生一用來產(chǎn)生鍵盤掃描信號，使掃描輸出端KY3、KY2、KY1、KY0 輸出的4位掃描信號的變化順序依次為10000100001000011000；當掃描信號為1000時，就掃描KY0這一排按鍵，并檢查是否有鍵按下，如果列信號有高電平輸出，說明有鍵按下，反之則沒有。 2.3 外部存儲控制模塊此設(shè)計中我們采用E2PROM HM2864 作為外部擴展ROM,以存儲設(shè)計要求中固定顯示的句子。2864(A)是一種采用NMOSCMOS工藝制成的8K8位28引腳的可用電接除可編程只讀存儲器。其讀寫像SRA

9、M操作一樣，不需要外加任何元器件。讀訪問時間可為45ns一450ns，在寫入之前自動擦除。有部分芯片具有兩種寫入方式，一種是像28(c)17一樣的字節(jié)寫入方式還有另一種頁寫入方式。允許在一個寫周期內(nèi)同時對1個字節(jié)到一頁的若干字節(jié)進行編程寫入 我們將需要顯示的漢字、字母以及數(shù)字的字模用TOP851通用編程器燒寫進2864，然后在FPGA中編寫控制程序以讀取存儲器的數(shù)據(jù)，然后通過點陣顯示出來。2.4 掉電保護模塊本系統(tǒng)采用一片EPC2LC20來防止掉電后數(shù)據(jù)的丟失，EPC2LC20和主控制器焊接在同一塊實驗板上。2.5 驅(qū)動模塊驅(qū)動電路作為驅(qū)動模塊中的基本電路，包括輸出數(shù)據(jù)的驅(qū)動和行選驅(qū)動（即行、

10、列驅(qū)動），其設(shè)計要求應(yīng)滿足給定的LED陣列的顯示亮度。我們采用9個3/8譯碼器組合，構(gòu)成一個6位輸入64輸出的64位譯碼器，為了加大驅(qū)動能力，譯碼器后面加了32個SN75451驅(qū)動器；由于人眼的視覺暫留現(xiàn)象，一個發(fā)光管LED如果在一秒鐘內(nèi)亮20次以上的話，人眼就感覺不到閃爍。由此，一屏畫面連續(xù)循環(huán)顯示次每秒時給人的感覺是穩(wěn)定的。因為我們實現(xiàn)的是16*64點陣顯示屏，所以一條列線上要帶動16行的LED進行顯示，按每一LED器件20mA電流計算，16個LED同時發(fā)光時，需要16*20=320mA電流， 如果直接從3-8譯碼器輸出端接列線，則電流太小不能是LED正常發(fā)光。SN75451的輸出電流能夠

11、充分滿足我們的需要，所以我們選擇SN75451對16行LED進行驅(qū)動。下面是SN75451的電路圖。SN75451電路圖由3-8譯碼器構(gòu)成的6-64譯碼器2.6、顯示模塊對于點陣型LED顯示可以采用共陰極或共陽極，本系統(tǒng)采用共陰極，其硬件電路如圖1所示。點陣型LED顯示（圖1）當列上有一負脈沖選通信號時，行端數(shù)據(jù)為1者發(fā)光二極管導(dǎo)通點亮，這樣只需要將圖形或文字的顯示碼作為列信號且對應(yīng)于行信號的1逐行掃描，就可以逐行點亮點陣。一般來說，LED的掃描頻率大于20HZ，肉眼所看到的顯示效果是同時點亮LED，該系統(tǒng)應(yīng)該采用的最低掃描時鐘為 20 x 64=1280HZ ，本設(shè)計采用的掃描時鐘為1500

12、HZ，完全可以滿足本系統(tǒng)的頻率要求。2.7 FPGA與PC機的通信要實現(xiàn)FPGA與PC機的通信，我們利用FPGA的特點，可以在FPGA中建立一個下位機UART，然后通過RS-232電平轉(zhuǎn)換芯片與PC機進行通訊。用VHDL語言編寫的程序具有波特率高、傳輸準確等優(yōu)點。FPGA（復(fù)雜可編程邏輯器件）設(shè)計乃至仿真、驗證、所以開發(fā)周期很短，且I/O口隨意設(shè)定，故用FPGA設(shè)計專用芯片是大勢所趨。FPGA與PC機的通信應(yīng)該采用串行通信的方式。發(fā)送串行數(shù)據(jù)一般是：1個起始位、n個數(shù)據(jù)位，1個或多個停止位。這樣，發(fā)送起始位以后表明傳輸開始。傳送與接收的雙方設(shè)定好同樣的傳輸位數(shù)，直到n個數(shù)據(jù)位送完以后，送停止位

13、。上位機和下位機的電平標準不同，它們通過RS-232電平標準轉(zhuǎn)換，在兩者之間接入RS-232電平轉(zhuǎn)換芯片即可。上位機和下位機的傳輸是異步傳輸，這樣就需要有一個參考脈沖代表傳輸速度即波特率。因為常用的單片機MCU的軟件是過程語言，以其作為下位機，無法提供這么高的波特率，即使是較低的波特率也可能產(chǎn)生誤差。所以在傳輸距離較近而設(shè)備也可提供時，使用最高的傳輸速度也可以。FPGA的軟件是非過程語言，也就是說其邏輯段定義的所有動作是同時進行的而不是串行的，所以完全可以提供這樣的高速下位機UART。加上時間緊迫和元器件的不足，所以本設(shè)計沒有對FPGA和PC機通訊模塊進行制作和仿真，只是提出了一些方案和想法。

14、三、軟件設(shè)計與功能實現(xiàn)3.1 鍵盤控制模塊鍵盤控制模塊輸入時鐘經(jīng)2分頻后送入計數(shù)器，使其產(chǎn)生“1000”“0100”“0010”“0001”循環(huán)掃描信號，此信號輸出至鍵盤行線，鍵盤列線作為此模塊的輸入部分，與行線信號并置后輸出8位鍵盤碼，從而確定按鍵，為防止機械抖動引起的誤操作，控制部分加入了按鍵消抖程序，以加強讀鍵的準確性。鍵盤控制模塊頂層設(shè)計圖鍵盤控制模塊的打包文件鍵盤控制模塊仿真圖3.2、存儲器控制模塊本模塊主要由三部分組成，字符組選擇部分，掃描部分和數(shù)據(jù)讀取部分。字符組選擇部分作用是由按鍵狀態(tài)來選擇所要顯示的字符組，其實質(zhì)是對所要顯示的字符組進行編碼，然后將編碼信號與掃描部分的輸出并置

15、起來作為片外E2PROM的尋址信號。掃描部分作用是產(chǎn)生掃描信號，用來對E2PROM進行尋址，并將此信號輸出到點陣的列選擇端，以選擇該列。數(shù)據(jù)讀取部分的作用是從E2PROM中讀取數(shù)據(jù)，送至點陣行選擇端，用來選擇該行。存儲器控制模塊頂層設(shè)計圖存儲器控制模塊的打包文件3.3 數(shù)字鐘模塊時鐘設(shè)計鐘的核心模塊是兩個60進制計數(shù)器和一個24進制計數(shù)器，以進位和使能鍵級連。能夠?qū)崿F(xiàn)簡單的跑表功能，此數(shù)字鐘具有校時功能，當pstfen或者pstshi鍵按下時，分鐘和小時以秒的頻率遞增，從而達到校時目的。數(shù)字鐘模塊頂層設(shè)計圖數(shù)字鐘模塊的打包文件 數(shù)字鐘單獨模塊波形仿真圖（1） 數(shù)字鐘單獨模塊波形仿真圖（2）數(shù)字

16、鐘點陣顯示仿真3.4、 系統(tǒng)頂層模塊圖系統(tǒng)頂層模塊圖四、 操作方法：按鍵實現(xiàn)四組漢字、英文或數(shù)字以及數(shù)字鐘顯示的切換選擇，同時，通過按鍵操作實現(xiàn)文字顯示的特別效果。各鍵的定義如下：鍵1鍵4： 漢字顯示 鍵5鍵8：英文及數(shù)字顯示 鍵9：數(shù)字鐘顯示 鍵10：數(shù)字鐘調(diào)分按鍵 鍵11：數(shù)字鐘調(diào)時按鍵 鍵12：左右移動鍵13：顯示動畫五、測試結(jié)果與成果報告通過檢測，系統(tǒng)顯示穩(wěn)定、字符清晰，動畫栩栩如生，所有的按鍵均反應(yīng)靈敏無差錯，電子鐘能夠準確顯示時間，完全達到性能指標。結(jié)束語本設(shè)計基本完成了題目的要求，實現(xiàn)點陣掃描功能，漢字、數(shù)字、字母顯示。并在題目要求的基礎(chǔ)上有所發(fā)揮，親手制作并調(diào)試了電路板。但是由于器件的不足，導(dǎo)致硬件部分浪費時間過多，在PC機與FPGA模塊通訊方面只是提出了想法和設(shè)計方案。參考文獻：1 褚振勇、翁木云 FPGA設(shè)計及應(yīng)用 西安電子科技大學(xué)出版社 2002年7月2 侯伯亨、顧新 VHDL硬件描述語言與數(shù)字邏輯電路設(shè)計電子工程是