數(shù)字電路基礎(chǔ)問答題總結(jié)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上數(shù)字電路基礎(chǔ)問答題總結(jié)1. 什么是同步邏輯和異步邏輯？同步電路和異步電路的區(qū)別是什么？同步邏輯是時鐘之間有固定的因果關(guān)系。異步邏輯是各時鐘之間沒有固定的因果關(guān)系。 電路設(shè)計可分類為同步電路和異步電路設(shè)計。同步電路利用時鐘脈沖使其子系統(tǒng)同步運作，而異步電路不使用時鐘脈沖做同步，其子系統(tǒng)是使用特殊的“開始”和“完成”信號使之同步。同步電路是由時序電路(寄存器和各種觸發(fā)器)和組合邏輯電路構(gòu)成的電路，其所有操作都是在嚴(yán)格的時鐘控制下完成的。這些時序電路共享同一個時鐘CLK，而所有的狀態(tài)變化都是在時鐘的上升沿(或下降沿)完成的。比如D觸發(fā)器，當(dāng)上升延到來時，寄存器把D端的電平傳

2、到Q輸出端。 異步電路主要是組合邏輯電路，用于產(chǎn)生地址譯碼器、FIFO或RAM的讀寫控制信號脈沖，但它同時也用在時序電路中，此時它沒有統(tǒng)一的時鐘，狀態(tài)變化的時刻是不穩(wěn)定的，通常輸入信號只在電路處于穩(wěn)定狀態(tài)時才發(fā)生變化。也就是說一個時刻允許一個輸入發(fā)生變化，以避免輸入信號之間造成的競爭冒險。 在同步電路設(shè)計中一般采用D觸發(fā)器，異步電路設(shè)計中一般采用Latch。2. 什么是"線與"邏輯，要實現(xiàn)它，在硬件特性上有什么具體要求？線與邏輯是兩個輸出信號相連可以實現(xiàn)與的功能。在硬件上，要用OC門來實現(xiàn)（漏極或者集電極開路），由于不用OC門可能使灌電流過大，而燒壞邏輯門，同時在輸出端口應(yīng)

3、加一個上拉電阻。（線或則是下拉電阻） 3. 什么是競爭與冒險現(xiàn)象？怎樣判斷？如何消除？在組合邏輯中，由于門的輸入信號通路中經(jīng)過了不同的延時，導(dǎo)致到達(dá)該門的時間不一致叫競爭。產(chǎn)生毛刺叫冒險。如果布爾式中有相反的信號則可能產(chǎn)生競爭和冒險現(xiàn)象。解決方法：一是添加布爾式的消去項，二是在芯片外部加電容。4. 你知道哪些常用邏輯電平？TTL與COMS電平可以直接互連嗎？常用邏輯電平：12V，5V，3.3V；TTL和CMOS不可以直接互連，由于TTL是在0.3-3.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者1

4、2V。5. 如何解決亞穩(wěn)態(tài)亞穩(wěn)態(tài)：是指觸發(fā)器無法在某個規(guī)定時間段內(nèi)達(dá)到一個可確認(rèn)的狀態(tài)。當(dāng)一個觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時，既無法預(yù)測該單元的輸出電平，也無法預(yù)測何時輸出才能穩(wěn)定在某個正確的電平上。在這個穩(wěn)定期間，觸發(fā)器輸出一些中間級電平，或者可能處于振蕩狀態(tài)，并且這種無用的輸出電平可以沿信號通道上的各個觸發(fā)器級聯(lián)式傳播下去。 解決方法： 1) 降低系統(tǒng)時鐘 2) 用反應(yīng)更快的FF 3) 引入同步機(jī)制，防止亞穩(wěn)態(tài)傳播 4) 改善時鐘質(zhì)量，用邊沿變化快速的時鐘信號 關(guān)鍵是器件使用比較好的工藝和時鐘周期的裕量要大。6. IC設(shè)計中同步復(fù)位與異步復(fù)位的區(qū)別同步復(fù)位在時鐘沿采復(fù)位信號，完成復(fù)位動作。異步復(fù)位不管

5、時鐘，只要復(fù)位信號滿足條件，就完成復(fù)位動作。 異步復(fù)位對復(fù)位信號要求比較高，不能有毛刺，如果其與時鐘關(guān)系不確定，也可能出現(xiàn)亞穩(wěn)態(tài)。7. MOORE 與 MEELEY狀態(tài)機(jī)的特征Moore 狀態(tài)機(jī)的輸出僅與當(dāng)前狀態(tài)值有關(guān), 且只在時鐘邊沿到來時才會有狀態(tài)變化。Mealy 狀態(tài)機(jī)的輸出不僅與當(dāng)前狀態(tài)值有關(guān), 而且與當(dāng)前輸入值有關(guān)。8. 什么是集電極開路與非門(OC門)?OC門和普通的TTL與非門所不同的是，它用一個外接電阻RL來代替由VT3、VT4組成的有源負(fù)載，實現(xiàn)與非門邏輯功能， OC門邏輯功能靈活，應(yīng)用廣泛。9. 什么是TTL集成電路?TTL集成電路是一種單片集成電路。在這種集成電路中，一個

6、邏輯電路的所有元器件和連線都制作在同一塊半導(dǎo)體基片上。由于這種數(shù)字集成電路的輸人端和輸出端的電路結(jié)構(gòu)形式采用了晶體管，所以一般稱為晶體管一晶體管(Transistor-tranSiS-tor Logic)邏輯電路，簡稱TTL電路。10. MOS電路的特點：優(yōu)點:1) 工藝簡單，集成度高。2) 是電壓控制元件，靜態(tài)功耗小。3) 允許電源電壓范圍寬（318V）。4) 扇出系數(shù)大，抗噪聲容限大。缺點：工作速度比TTL低 。11. 什么是三態(tài)與非門(TSL)?三態(tài)與非門有三種狀態(tài)：1) 門導(dǎo)通，輸出低電平。2) 門截止，輸出高電平。3) 禁止?fàn)顟B(tài)或稱高阻狀態(tài)、懸浮狀態(tài)，此為第三態(tài)。三態(tài)門的一個重要用途

7、，就是可向同一條導(dǎo)線(或稱總線Y)上輪流傳送幾組不同的數(shù)據(jù)或控制信號。12. 請畫出用D觸發(fā)器實現(xiàn)2倍分頻的邏輯電路把D觸發(fā)器的輸出端加非門接到D端。13. 用D觸發(fā)器做4進(jìn)制的計數(shù)器14. MOS門電路在使用時應(yīng)注意哪些問題？1) 輸入端不能懸空。因MOS電路是一種高輸入阻抗的器件，若輸入端懸空，由于靜電感應(yīng)形成的電荷積聚而產(chǎn)生的高壓將柵極擊穿；另外由靜電感應(yīng)而產(chǎn)生的電壓易使電路受到干擾，造成邏輯混亂。2) 集成MOS邏輯電路在保存時一般應(yīng)將各管腳短接以防止靜電感應(yīng)；在焊接時，電烙鐵應(yīng)真正接地線。15. 電子計數(shù)器測量頻率的基本原理是什么？電子計數(shù)器進(jìn)行頻率測量是通過在一定的閘門時間內(nèi)對被測量信號進(jìn)行計數(shù)來完成的。被測信