第5章存儲器技術2

1、人一能之，已百之；人一能之，已百之；人十能之，已千之；人十能之，已千之；第第5 5章章 存儲器技術存儲器技術5.1 5.1 存儲器分類與性能指標存儲器分類與性能指標5.2 5.2 只讀存儲器只讀存儲器5.3 5.3 隨機存儲器隨機存儲器5.4 5.4 高速緩沖存儲器高速緩沖存儲器5.5 5.5 虛擬存儲器及其管理技術虛擬存儲器及其管理技術5.6 5.6 存儲器地址譯碼方式及譯碼電路的設計存儲器地址譯碼方式及譯碼電路的設計5.7 5.7 存儲器與存儲器與CPUCPU的連接的連接 存儲器存儲器是計算機用來存放數(shù)據(jù)和程序的部件是計算機用來存放數(shù)據(jù)和程序的部件 微型計算機系統(tǒng)對存儲器的要求是微型計算機

2、系統(tǒng)對存儲器的要求是容量大、速度快、成本低容量大、速度快、成本低，但三者在同一存儲起中不可兼得但三者在同一存儲起中不可兼得 內存內存指得是能被指得是能被CPUCPU直接訪問的主存儲器和高速緩沖存儲器直接訪問的主存儲器和高速緩沖存儲器5.1 5.1 存儲器分類與性能指標存儲器分類與性能指標 5.1.1 5.1.1 內存和外存內存和外存 按存儲器用途分類，可以分成內部存儲器和外部存儲器。按存儲器用途分類，可以分成內部存儲器和外部存儲器。 1.1.內部存儲器內部存儲器 內部存儲器位于計算機主機的內部，用來存放當前正在內部存儲器位于計算機主機的內部，用來存放當前正在使用的或經常使用的程序和數(shù)據(jù)，使用的

3、或經常使用的程序和數(shù)據(jù)，CPUCPU可直接對它進行訪問?？芍苯訉λM行訪問。內存的存儲速度較快，一般由半導體存儲器件構成。內存的存儲速度較快，一般由半導體存儲器件構成。 2.2.外部存儲器外部存儲器 外部存儲器也稱為外存，是輔助存儲器，外存的特點是外部存儲器也稱為外存，是輔助存儲器，外存的特點是大容量，所存的信息既可以修改，也可以保存，存取速度較大容量，所存的信息既可以修改，也可以保存，存取速度較慢，要有專用的設備來管理。慢，要有專用的設備來管理。 5.1.2 5.1.2 半導體存儲器的分類半導體存儲器的分類v半導體存儲器按照半導體存儲器按照制造工藝制造工藝和和存取方式存取方式進行分類進行分類

4、按按制造工藝制造工藝分類分類: :分為雙極型和分為雙極型和MOSMOS型型 雙極型特點：速度快、但集成度低、功耗大、價格偏低。雙極型特點：速度快、但集成度低、功耗大、價格偏低。按按存取方式存取方式分類分類: :分為分為RAMRAM和和ROMROM 5.1.3 5.1.3 半導體存儲器的性能指標半導體存儲器的性能指標 衡量半導體存儲器的衡量半導體存儲器的性能指標性能指標有：存儲容量、有：存儲容量、存儲速度、功耗、可靠性、價格、性價比、體積、存儲速度、功耗、可靠性、價格、性價比、體積、重量、電源種類等。重量、電源種類等。5.2 5.2 只讀存儲器只讀存儲器 只讀存儲器只讀存儲器ROMROM是指在機

5、器運行期間，只能讀出事先寫入的是指在機器運行期間，只能讀出事先寫入的信息，而不能將信息寫入其中的存儲器。它主要用來保存固信息，而不能將信息寫入其中的存儲器。它主要用來保存固定的程序和數(shù)據(jù)。定的程序和數(shù)據(jù)。 5.2.1 EPROM5.2.1 EPROM 比較典型的比較典型的EPROMEPROM芯片有：芯片有： Intel2716(2KIntel2716(2K8)8)、 Intel2764(8KIntel2764(8K8) 8) 、 Intel27512(64KIntel27512(64K8)8)等。它們皆為雙列直插式芯片等。它們皆為雙列直插式芯片 1 1EPROMEPROM的工作原理的工作原理

6、EPROMEPROM的編程過程的編程過程是對某些單元寫入是對某些單元寫入“0”0”的過程，的過程，EPROMEPROM在初始狀態(tài)下，所有的位均為在初始狀態(tài)下，所有的位均為“1”1”，寫入時只能將，寫入時只能將“1”1”改變?yōu)楦淖優(yōu)椤?”0”，用紫外光照后才能將，用紫外光照后才能將“0”0”變?yōu)樽優(yōu)椤?”1”。信息可以長期保存。保存的時間，與芯片所處的溫度、光照信息可以長期保存。保存的時間，與芯片所處的溫度、光照等環(huán)境有關。等環(huán)境有關。例如例如在在2020的溫度下信息可保存的溫度下信息可保存1010年以上；若年以上；若將芯片置于紫外燈下照射，則信息將在幾十分鐘內丟失。將芯片置于紫外燈下照射，則信

7、息將在幾十分鐘內丟失。2 2典型的典型的EPROMEPROM芯片介紹芯片介紹 Intel2764Intel2764的容量為的容量為8K8K8 8，Intel2764Intel2764芯片各引腳圖如下：芯片各引腳圖如下：引腳功能引腳功能工作方式工作方式27642764與與CPUCPU連接連接5.2.2 EEPROM5.2.2 EEPROM EEPROMEEPROM的典型芯片有的典型芯片有: :Intel2816/2817Intel2816/2817、2816A/2817A2816A/2817A（2K2K8 8）和）和2864A2864A（8K8K8 8）。）。1 1EEPROMEEPROM的工作

8、原理的工作原理 EEPROMEEPROM為電可擦除可編程的只讀存儲器，它比為電可擦除可編程的只讀存儲器，它比EPROMEPROM使使用方便。它可以以字節(jié)為單位進行內容改寫，而且無用方便。它可以以字節(jié)為單位進行內容改寫，而且無論是字節(jié)還是整片改寫，均可在應用系統(tǒng)中在線進行。論是字節(jié)還是整片改寫，均可在應用系統(tǒng)中在線進行。擦除操作一般是在寫入過程中自動完成，但擦除、改擦除操作一般是在寫入過程中自動完成，但擦除、改寫時間較讀取時間長，約為寫時間較讀取時間長，約為10ms10ms（讀取時間是（讀取時間是200250ns200250ns），且寫入次數(shù)有限，約為幾百次到幾萬次。），且寫入次數(shù)有限，約為幾百

9、次到幾萬次。2 2典型的典型的EEPROMEEPROM芯片介紹芯片介紹 Intel2864AIntel2864A為例，其引腳圖如下：為例，其引腳圖如下： 其最大工作電流其最大工作電流160mA160mA，維持電流，維持電流60 mA60 mA，典型讀出時間，典型讀出時間250ns250ns，最大寫入時間最大寫入時間10ms, 10ms, 用用+5V+5V供電。供電。 引腳功能圖引腳功能圖工作方式圖工作方式圖5.3 5.3 隨機存儲器隨機存儲器RAMRAM 隨機存取存儲器隨機存取存儲器RAMRAM在工作時可以隨時讀出或寫入信息的在工作時可以隨時讀出或寫入信息的存儲器，主要用來存放當前運行的程序、

10、各種輸入輸出數(shù)存儲器，主要用來存放當前運行的程序、各種輸入輸出數(shù)據(jù)、中間運算結果及堆棧等據(jù)、中間運算結果及堆棧等; ; 隨機存儲器可分為雙極型和隨機存儲器可分為雙極型和MOSMOS型兩種。雙極性型兩種。雙極性RAMRAM主要用主要用在高速微型計算機中，微型計算機廣泛使用的是在高速微型計算機中，微型計算機廣泛使用的是MOSMOS型型RAM;RAM; MOSMOS型型RAMRAM分為靜態(tài)分為靜態(tài)RAMRAM（SRAMSRAM）和動態(tài)）和動態(tài)RAMRAM（DRAMDRAM）兩類。）兩類。5.3.1 5.3.1 靜態(tài)隨機存儲器靜態(tài)隨機存儲器SRAMSRAM 1.1.靜態(tài)靜態(tài)RAMRAM組成組成 靜態(tài)靜

11、態(tài)RAMRAM通常由通常由地址譯碼器，存儲矩陣，控制邏輯和三態(tài)地址譯碼器，存儲矩陣，控制邏輯和三態(tài)數(shù)據(jù)緩沖器數(shù)據(jù)緩沖器組成。存儲器芯片內部結構圖如下所示：組成。存儲器芯片內部結構圖如下所示： v 存儲矩陣存儲矩陣 一個基本存儲單元存放一位二進制信息，一存儲器芯片中一個基本存儲單元存放一位二進制信息，一存儲器芯片中的基本存儲單元電路按字結構或位結構的方式排列成矩陣。的基本存儲單元電路按字結構或位結構的方式排列成矩陣。 字結構方式字結構方式讀讀/ /寫一個字節(jié)的寫一個字節(jié)的8 8位制作在一塊芯片上，若選位制作在一塊芯片上，若選中則中則8 8位信息從一個芯片中同時讀出，但芯片封裝時引線位信息從一個芯

12、片中同時讀出，但芯片封裝時引線較多。例如較多。例如1K1K的存儲器芯片由的存儲器芯片由1281288 8組成，訪問它要組成，訪問它要7 7根根地址線和地址線和8 8根數(shù)據(jù)線。根數(shù)據(jù)線。 位結構位結構是一個芯片內的基本單元做不同字的同一位。例如是一個芯片內的基本單元做不同字的同一位。例如1K1K的存儲器芯片由的存儲器芯片由102410241 1組成，訪問它要組成，訪問它要1010根地址線和根地址線和1 1根數(shù)據(jù)線。優(yōu)點是芯片封裝時引線較少。根數(shù)據(jù)線。優(yōu)點是芯片封裝時引線較少。v 地址譯碼器地址譯碼器 CPUCPU讀讀/ /寫一個存儲單元時，要先將地址送到地址總線，高寫一個存儲單元時，要先將地址送

13、到地址總線，高位地址經譯碼后產生片選信號選中芯片，低位地址送到存位地址經譯碼后產生片選信號選中芯片，低位地址送到存儲器。由地址譯碼器譯碼選中所需要的片內存儲單元，最儲器。由地址譯碼器譯碼選中所需要的片內存儲單元，最后在讀后在讀/ /寫信號的控制下將存儲單元內容讀出或寫入。寫信號的控制下將存儲單元內容讀出或寫入。v 控制邏輯與三態(tài)數(shù)據(jù)緩沖器控制邏輯與三態(tài)數(shù)據(jù)緩沖器 存儲器讀存儲器讀/ /寫操作由寫操作由CPUCPU控制，控制，CPUCPU送出的高位地址經譯碼送出的高位地址經譯碼后，送到邏輯控制器的后，送到邏輯控制器的CSCS端。信號端。信號CSCS為片選信號，為片選信號，CSCS有效，有效，存儲

14、器芯片選中，允許對其進行讀存儲器芯片選中，允許對其進行讀/ /寫操作，當讀寫控制寫操作，當讀寫控制信號信號RDRD、WRWR送到存儲器芯片的送到存儲器芯片的R/WR/W端時，存儲器中的數(shù)據(jù)端時，存儲器中的數(shù)據(jù)經三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或將數(shù)據(jù)寫入存儲器。經三態(tài)數(shù)據(jù)緩沖器送到數(shù)據(jù)總線上或將數(shù)據(jù)寫入存儲器。CSCSCS2 2靜態(tài)靜態(tài)RAMRAM芯片介紹芯片介紹 常見的常見的SRAMSRAM芯片有芯片有21142114、21422142（1K1K4 4），），61166116（2K2K8 8），）， 62646264（8K8K8 8）等等. . 以以Intel2114Intel2114為例，其容

15、量為為例，其容量為1K1K4 4位，存儲時間最大為位，存儲時間最大為450ns450ns。 引腳功能引腳功能5.3.2 5.3.2 動態(tài)隨機存儲器動態(tài)隨機存儲器 1 1動態(tài)動態(tài)RAMRAM組成組成 動態(tài)動態(tài)RAMRAM的存儲元件一般由單只或三只的存儲元件一般由單只或三只MOSMOS管組成，依靠管組成，依靠MOSMOS管柵極電容的電荷記憶信息。為了不丟失信息，須在電容管柵極電容的電荷記憶信息。為了不丟失信息，須在電容放電丟失電荷信息之前，把數(shù)據(jù)讀出來再寫進去，相當于再放電丟失電荷信息之前，把數(shù)據(jù)讀出來再寫進去，相當于再次給電容充電以維持所記憶信息，這就是所謂的次給電容充電以維持所記憶信息，這就是

16、所謂的“刷新刷新”。動態(tài)動態(tài)RAMRAM集成度高，功耗低，但需增加刷新電路，因此適于構集成度高，功耗低，但需增加刷新電路，因此適于構成大容量的存儲器系統(tǒng)。成大容量的存儲器系統(tǒng)。 最簡單的最簡單的DRAMDRAM基本存儲元電路由一個基本存儲元電路由一個MOSMOS管管T T1 1和一個電容和一個電容C C組成。組成。 2 2DRAMDRAM的刷新的刷新 動態(tài)動態(tài)RAMRAM都是利用電容存儲電荷的原理來保存信息的，由都是利用電容存儲電荷的原理來保存信息的，由于于MOSMOS管輸入阻抗很高，存儲的信息可以保存一段時間，但時管輸入阻抗很高，存儲的信息可以保存一段時間，但時間較長時電容會逐漸放電使信息丟

17、失，所以間較長時電容會逐漸放電使信息丟失，所以DRAMDRAM需要在預定需要在預定的時間內不斷進行刷新。所謂的時間內不斷進行刷新。所謂刷新刷新，就是把寫入到存儲單元，就是把寫入到存儲單元的數(shù)據(jù)讀出，經過刷新放大器放大之后再寫入以保存電荷上的數(shù)據(jù)讀出，經過刷新放大器放大之后再寫入以保存電荷上的信息。兩次的信息。兩次刷新的時間間隔與溫度有關刷新的時間間隔與溫度有關，在，在055055范圍內范圍內為為1ms3ms1ms3ms，典型的刷新時間間隔為典型的刷新時間間隔為2ms2ms。雖然每進行一次讀。雖然每進行一次讀寫操作，實際上也進行了刷新，但讀寫操作，實際上也進行了刷新，但讀/ /寫操作是隨機的，不

18、能寫操作是隨機的，不能保證內存中所有的保證內存中所有的RAMRAM單元在單元在2ms2ms中可由讀中可由讀/ /寫操作來刷新，因寫操作來刷新，因此要安排存儲器刷新周期及刷新控制電路來系統(tǒng)地完成對動此要安排存儲器刷新周期及刷新控制電路來系統(tǒng)地完成對動態(tài)態(tài)RAMRAM的刷新。的刷新。 常用的常用的DRAMDRAM芯片種類很多，有芯片種類很多，有Intel 2116Intel 2116（16K16K1 1）、）、21642164（64K64K1 1）等。等。 以以Intel 2164Intel 2164為例，容量為為例，容量為64K64K1 1，它的內部有，它的內部有4 4個個12812812812

19、8基本存儲電路矩陣基本存儲電路矩陣 引腳功能引腳功能5.4 5.4 高速緩沖存儲器高速緩沖存儲器 5.4.1 Cache 5.4.1 Cache的發(fā)展的發(fā)展 CPUCPU速度的提升非?？?，現(xiàn)已比主存使用的動態(tài)速度的提升非?？欤F(xiàn)已比主存使用的動態(tài)RAMRAM快數(shù)快數(shù)倍乃至一個數(shù)量級以上，這就導致了兩者速度的不匹配。而倍乃至一個數(shù)量級以上，這就導致了兩者速度的不匹配。而計算機從內存中取指和取數(shù)是最主要的操作，計算機從內存中取指和取數(shù)是最主要的操作，慢速的存儲器慢速的存儲器嚴重限制了高速嚴重限制了高速CPUCPU的性能的性能，影響了計算的運行速度并限制了，影響了計算的運行速度并限制了計算機性能的進

20、一步發(fā)展和提高；另一方面，由于速度與處計算機性能的進一步發(fā)展和提高；另一方面，由于速度與處理器同一數(shù)量級的理器同一數(shù)量級的高速存儲器件的價格又十分昂貴，不可能高速存儲器件的價格又十分昂貴，不可能大規(guī)模的使用大規(guī)模的使用，于是出現(xiàn)了，于是出現(xiàn)了CacheCache這一速度與價格的折衷產物。這一速度與價格的折衷產物。5.4.2 Cache5.4.2 Cache的工作原理的工作原理 在在主存主存-Cache-Cache存儲體系存儲體系中，所有的程序和數(shù)據(jù)都在主存中，所有的程序和數(shù)據(jù)都在主存中，中，CacheCache存儲器只是存放貯存中的一部分程序塊和數(shù)據(jù)塊的存儲器只是存放貯存中的一部分程序塊和數(shù)據(jù)

21、塊的副本，這是一種以塊為單位的存儲方式。副本，這是一種以塊為單位的存儲方式。CacheCache中的程序塊和中的程序塊和數(shù)據(jù)塊會使數(shù)據(jù)塊會使CPUCPU要訪問的內容在大多數(shù)情況下已經在要訪問的內容在大多數(shù)情況下已經在CacheCache存存儲器中，儲器中，CPUCPU的讀寫操作主要在的讀寫操作主要在CPUCPU和和CacheCache之間進行。之間進行。 Cache Cache 存儲系統(tǒng)基本結構圖存儲系統(tǒng)基本結構圖 當當CPUCPU訪問主存儲器時，送出訪問主存單元的地址，由地訪問主存儲器時，送出訪問主存單元的地址，由地址總線傳送到址總線傳送到CacheCache控制器中的主存地址寄存器控制器中

22、的主存地址寄存器MARMAR，主存，主存- -CacheCache地址轉換機構從地址轉換機構從MARMAR獲取地址并判斷該單元內容已在獲取地址并判斷該單元內容已在CacheCache中存有副本，如果副本已經在中存有副本，如果副本已經在CacheCache中，即命中，立即把中，即命中，立即把訪問地址變換成它在訪問地址變換成它在CacheCache中的地址，然后訪問中的地址，然后訪問CacheCache存儲器，存儲器，如果如果CPUCPU訪問的內容根本不在訪問的內容根本不在CacheCache中，即不命中，中，即不命中，CPUCPU轉去直轉去直接訪問主存，并將包含該存儲單元的一塊信息裝入接訪問主存

23、，并將包含該存儲單元的一塊信息裝入CacheCache。若。若CacheCache存儲器已被裝滿，則需在替換控制部件的控制下，根據(jù)存儲器已被裝滿，則需在替換控制部件的控制下，根據(jù)某種替換算法，用此塊信息替換掉某種替換算法，用此塊信息替換掉CacheCache中原來的某塊信息。中原來的某塊信息。5.4.3 5.4.3 地址映象地址映象 v 全相聯(lián)：全相聯(lián)：主存中的每一個字塊可映象到主存中的每一個字塊可映象到CacheCache任何一個字任何一個字塊的位置上。塊的位置上。v 直接映象直接映象：每個主存地址映象到：每個主存地址映象到CacheCache中的一個指定地址中的一個指定地址。 v 組相聯(lián)映

24、象組相聯(lián)映象：是全相聯(lián)映象和直接映象的一種折衷方案。：是全相聯(lián)映象和直接映象的一種折衷方案。它將存儲空間分成若干組，各組之間是直接映象，而組內它將存儲空間分成若干組，各組之間是直接映象，而組內各塊之間則是全相聯(lián)的映象。各塊之間則是全相聯(lián)的映象。 5.4.4 5.4.4 替換策略替換策略 常用的替換策略有兩種：常用的替換策略有兩種： 先進先出先進先出 FIFOFIFO策略總是把最先調入策略總是把最先調入CacheCache的字塊替換出去。它不需的字塊替換出去。它不需要隨時記錄各個字塊的使用情況，實現(xiàn)容易。缺點是經常要隨時記錄各個字塊的使用情況，實現(xiàn)容易。缺點是經常使用的塊也可能由于它是最早的塊而

25、被替換掉。使用的塊也可能由于它是最早的塊而被替換掉。 近期最少使用近期最少使用 LRULRU策略是把當前策略是把當前CacheCache中一段時間最少使用的那塊字塊替中一段時間最少使用的那塊字塊替換出去。這種替換算法需不斷記錄換出去。這種替換算法需不斷記錄CacheCache中各個字塊的使中各個字塊的使用情況，以便確定哪個字塊是最少被使用的字塊。用情況，以便確定哪個字塊是最少被使用的字塊。LRULRU替替換策略的平均命中率比換策略的平均命中率比FIFOFIFO要高，并且當分組容量加大時，要高，并且當分組容量加大時，能提高能提高LRULRU替換策略的命中率。替換策略的命中率。5.5 5.5 虛擬

26、存儲器及其管理技術虛擬存儲器及其管理技術5.5.1 5.5.1 虛擬存儲器虛擬存儲器 虛擬存儲器的基本思想是通過某種策略把輔存中的虛擬存儲器的基本思想是通過某種策略把輔存中的內容一塊一塊地調入主存，以給用戶提供一個比實際主存內容一塊一塊地調入主存，以給用戶提供一個比實際主存容量大得多的地址空間。通常把訪問虛擬空間的指令地址容量大得多的地址空間。通常把訪問虛擬空間的指令地址碼稱為碼稱為虛擬地址虛擬地址或或邏輯地址邏輯地址，把實際主存的地址稱為，把實際主存的地址稱為物理物理地址地址或或實地址。實地址。v 頁式虛擬存儲器頁式虛擬存儲器 將虛擬存儲器與主存儲器空間都劃分成若干大小相同的頁，將虛擬存儲器

27、與主存儲器空間都劃分成若干大小相同的頁，虛擬存儲器中的頁稱為虛擬存儲器中的頁稱為虛頁虛頁，主存儲器中的頁稱為，主存儲器中的頁稱為實頁實頁，每，每頁大小固定。頁大小固定。 頁式虛擬存儲器時的虛、實地址轉換過程如下所示：頁式虛擬存儲器時的虛、實地址轉換過程如下所示： 缺頁中斷處理方法：以中斷方式將所需頁內容調入主存。如果主存空間已滿，則需在中斷處理程序中執(zhí)行替換算法，將可替換的主存頁內容寫入輔存，再將所需頁調入主存； 頁式虛擬存儲器的優(yōu)點：主存儲器的利用率高，頁表設置相對簡單，虛地址實地址的轉化非常快。 頁式虛擬存儲器的缺點：頁面往往不能完全利用，從而產生一些碎片，并且造成一個程序段跨越幾頁或一頁

28、中有幾個程序段的現(xiàn)象，降低查詢的效率。v 段式虛擬存儲器段式虛擬存儲器 段式虛擬存儲器以程序的邏輯結構所自然形成的段作為主段式虛擬存儲器以程序的邏輯結構所自然形成的段作為主存分配的單位來進行存儲器管理，其中每個段的長度可以存分配的單位來進行存儲器管理，其中每個段的長度可以不同。每個程序都有一個段表，存放程序段裝入主存的狀不同。每個程序都有一個段表，存放程序段裝入主存的狀態(tài)信息，程序執(zhí)行時，要先根據(jù)段表確定所訪問的虛段是態(tài)信息，程序執(zhí)行時，要先根據(jù)段表確定所訪問的虛段是否已在主存中。如果已在主存中，則進行虛實轉換確定其否已在主存中。如果已在主存中，則進行虛實轉換確定其在主存中的位置，如果不在，則

29、要先將其調入主存。在主存中的位置，如果不在，則要先將其調入主存。 段式虛擬存儲器使各段之間相對獨立，互不干擾。程序按段式虛擬存儲器使各段之間相對獨立，互不干擾。程序按邏輯功能分段，便于程序段公用和按段調用，可提高命中邏輯功能分段，便于程序段公用和按段調用，可提高命中率。但由于段長不等，虛段調往主存時，主存分配困難。率。但由于段長不等，虛段調往主存時，主存分配困難。v 段頁式虛擬存儲器段頁式虛擬存儲器 段頁式存儲器綜合了段式虛擬存儲器和頁式虛擬存儲器的段頁式存儲器綜合了段式虛擬存儲器和頁式虛擬存儲器的優(yōu)點。將存儲空間按程序的邏輯模塊化分成段，每段又分優(yōu)點。將存儲空間按程序的邏輯模塊化分成段，每段

30、又分成若干個頁，頁面大小與實存頁相同，虛擬存儲器和實存成若干個頁，頁面大小與實存頁相同，虛擬存儲器和實存儲器之間的信息調度以頁為基本傳送單元。每個程序有一儲器之間的信息調度以頁為基本傳送單元。每個程序有一張段表，每段對應一個頁表，張段表，每段對應一個頁表，CPUCPU訪問時，段表指示每段訪問時，段表指示每段對應的頁表地址，每一段的頁表確定所在實存空間的位置，對應的頁表地址，每一段的頁表確定所在實存空間的位置，最后與頁表內地址拼接確定最后與頁表內地址拼接確定CPUCPU要訪問的單元實地址。要訪問的單元實地址。5.6 5.6 存儲器地址譯碼方式及譯碼電路的設計存儲器地址譯碼方式及譯碼電路的設計 v

31、 存儲器的地址譯碼存儲器的地址譯碼包括兩方面內容：一是高位地址線譯碼，包括兩方面內容：一是高位地址線譯碼，用以選擇存儲芯片；二是低位地址線連接，用以通過片內用以選擇存儲芯片；二是低位地址線連接，用以通過片內地址譯碼器選擇存儲單元。地址譯碼器選擇存儲單元。v 常見的常見的片選控制信號的譯碼方法片選控制信號的譯碼方法有全譯碼法、部分譯碼法有全譯碼法、部分譯碼法和線選法等。常用的譯碼設備有門電路全譯碼電路和譯碼和線選法等。常用的譯碼設備有門電路全譯碼電路和譯碼器譯碼電路兩種。器譯碼電路兩種。5.6.1 5.6.1 存儲器譯碼電路的設計存儲器譯碼電路的設計門電路全譯碼電路門電路全譯碼電路 芯片芯片27

32、642764（8K8K8 8位）位）在高位地在高位地A A1919AA1313= =00110010011001被選中被選中時，其地址范圍為時，其地址范圍為32000H33FFFH32000H33FFFH。2. 2. 譯碼器譯碼電路譯碼器譯碼電路 用用74LS13874LS138譯碼器譯碼。高位地址譯碼器譯碼。高位地址A A1919AA1313= =00110010011001時被選時被選中時，其地址范圍是中時，其地址范圍是32000H33FFFH32000H33FFFH。5.6.2 5.6.2 存儲器地址譯碼方式存儲器地址譯碼方式 1.1.全譯碼法：全譯碼法：指將地址總線中除片內地址以外的全

33、部高位地址指將地址總線中除片內地址以外的全部高位地址接到譯碼器的輸入端參與譯碼。接到譯碼器的輸入端參與譯碼。 例例5-15-1 設設CPUCPU尋址空間為尋址空間為64KB64KB（地址總線為（地址總線為1616位），存儲器位），存儲器由由8 8片片8K8K8 8的芯片組成。則其全譯碼地址選擇方式連線的芯片組成。則其全譯碼地址選擇方式連線圖圖5-5-1919如圖所示。如圖所示。 v 則這則這8 8片芯片所占的地址空間分別為：片芯片所占的地址空間分別為： 第一組：地址范圍為第一組：地址范圍為0000H1FFFH0000H1FFFH 第二組：地址范圍為第二組：地址范圍為2000H3FFFH2000

34、H3FFFH 第三組：地址范圍為第三組：地址范圍為4000H5FFFH4000H5FFFH 第四組：地址范圍為第四組：地址范圍為6000H7FFFH6000H7FFFH 第五組：地址范圍為第五組：地址范圍為8000H9FFFH8000H9FFFH 第六組：地址范圍為第六組：地址范圍為A000HBFFFHA000HBFFFH 第七組：地址范圍為第七組：地址范圍為C000HDFFFHC000HDFFFH 第八組：地址范圍為第八組：地址范圍為E000HFFFFHE000HFFFFHv 采用采用全譯碼法全譯碼法。每個存儲單元的地址都是唯一的，不存在。每個存儲單元的地址都是唯一的，不存在地址重疊，但譯碼電路較復雜，連線也較多。地址重疊，但譯碼電路較復雜，連線也較多。 2.2.部分譯碼法：部分譯碼法：是將高位地址線中的一部分（非全部）進是將高位地址線中的一部分（非全部）進行譯碼，產生片選信號。該方法常用于不需要全部地址空行譯碼，產生片選信號。該方法常用于不需要全部地址空間的尋址能力。間的尋址能力。例例5-25-2 設設CPUCPU地址總線為地址總線