講義 第10章 組合邏輯電路

1、第10章 組合邏輯電路（1）數(shù)字電路分類：組合邏輯電路（簡稱組合電路）；時(shí)序邏輯電路（簡稱時(shí)序電路，第10章介紹）。（2）組合邏輯電路：任何時(shí)刻電路的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻以前的電路狀態(tài)無關(guān)。（例如：編碼器、譯碼器、全加器等等）（組合邏輯電路的基本單元電路是門電路，描述組合邏輯電路邏輯功能的方法主要有：邏輯表達(dá)式、真值表和工作波形圖。）10.1 組合邏輯電路的分析和設(shè)計(jì)10.1.1 組合邏輯電路的分析組合電路分析：就是根據(jù)已知的組合邏輯電路，找出組合電路的輸出與輸入的關(guān)系，指出電路所能實(shí)現(xiàn)的邏輯功能。（電路圖已知，求真值表。）分析步驟：（1）由邏輯圖寫出輸出端的邏輯表達(dá)式

2、；（2）運(yùn)用邏輯代數(shù)將所得邏輯函數(shù)表達(dá)式化簡或變換；（3）列出輸入輸出關(guān)系的邏輯狀態(tài)表（即真值表）；（4）分析電路的邏輯功能。（書上206頁，例題10-1）10.1.2 組合邏輯電路的設(shè)計(jì)組合電路設(shè)計(jì)的含義：組合電路的“設(shè)計(jì)”（或稱“綜合”）與組合電路的分析方法相反，它是根據(jù)要完成的邏輯功能，畫出實(shí)現(xiàn)該功能的最簡邏輯電路。最簡的含義：器件數(shù)最少，器件種類最少，連線最少。組合邏輯電路的設(shè)計(jì)步驟：（1）根據(jù)邏輯問題的邏輯關(guān)系，確定輸入變量和輸出變量；（引起事件的原因定為輸入變量；事件的結(jié)果定為輸出變量。）（2）根據(jù)給定的因果關(guān)系寫出邏輯真值表；（3）由真值表寫出邏輯函數(shù)表達(dá)式；（4）根據(jù)所用的器件

3、類型，將函數(shù)化簡，把變量變換成所需要的形式；（5）根據(jù)化簡或者變化后的邏輯表達(dá)式畫出電路圖。注意：在設(shè)計(jì)當(dāng)中，應(yīng)該根據(jù)所用門電路的類型來化簡邏輯表達(dá)式。（例如：用與非門設(shè)計(jì)時(shí)，應(yīng)把邏輯函數(shù)表達(dá)式變換為最簡的與非表達(dá)式。）（書上208頁，例題10-3、10-4、10-5、10-6）10.2 常用集成組合邏輯電路（在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。下面幾節(jié)分別介紹這幾種典型組合邏輯電路的基本結(jié)構(gòu)、工作原理和使用方法。）10.2.1 編碼器在數(shù)字電路中，為了區(qū)分一系列不同的事物，將其中的每個(gè)事物用一系列邏輯“0”和邏輯“1”按一定規(guī)律編排起來，組成不同的

4、代碼來表示，這就是編碼的含意。）（1）編碼：把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。（2）編碼器：完成編碼功能的電路統(tǒng)稱為編碼器。1、二進(jìn)制編碼器（1）普通二進(jìn)制編碼器：用位二進(jìn)制代碼對個(gè)信號進(jìn)行編碼的電路稱為二進(jìn)制編碼器。如圖10-13所示，為與非門組成的3位二進(jìn)制編碼器的電路圖。又稱8線3線編碼器。 二進(jìn)制編碼器對輸入信號的規(guī)定：在任何時(shí)刻只允許一路有效輸入信號到達(dá)編碼器的輸入端，而不允許有兩個(gè)或兩個(gè)以上的有效輸入信號同時(shí)出現(xiàn)在編碼器的輸入端。 由電路圖可知，此編碼器有8個(gè)輸入,3個(gè)輸出可。 根據(jù)電路圖可以得到各個(gè)輸出的表達(dá)式：（如果我們規(guī)定，在任一時(shí)刻只能有一路輸

5、入端有信號到來，其余輸入端均無信號到達(dá)。有信號用“1”表示，無信號用“0”表示。則圖10-13所示的邏輯電路可完成八路輸入信號的編碼（全0為輸入有效）。） 表10-6給出了圖10-13所示二進(jìn)制編碼器的的真值表。 八路輸入信號編碼分別為000、001、010、011、100、101、110、111。（它用3位二進(jìn)制代碼對8個(gè)輸入信號進(jìn)行編碼，所以圖10-13所示的邏輯電路為3位二進(jìn)制普通編碼器，又稱為8線3線編碼器）（當(dāng)編碼器的輸入端輸入信號不止一個(gè)時(shí)，輸出為全1，編碼器的輸出發(fā)生混亂。這是因?yàn)槠胀ň幋a器不允許兩個(gè)及以上的輸入信號同時(shí)有效的緣故。可在實(shí)際應(yīng)用中，往往有二個(gè)輸入端或者二個(gè)以上的輸

6、入端有信號同時(shí)到達(dá)編碼器，因此，普通編碼器缺乏實(shí)用性。解決的方法是采用優(yōu)先編碼。）（2）二進(jìn)制優(yōu)先編碼器（74LS148（T4148）：8線3線） 優(yōu)先編碼：所謂優(yōu)先編碼，就是將所有的輸入信號按優(yōu)先順序進(jìn)行排隊(duì)。當(dāng)幾個(gè)輸入信號同時(shí)出現(xiàn)時(shí)，只對其中優(yōu)先級別最高的一個(gè)進(jìn)行編碼。實(shí)現(xiàn)優(yōu)先編碼的電路稱為優(yōu)先編碼器。（也就是說，允許幾個(gè)信號同時(shí)有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。） 74LS148優(yōu)先編碼器以低電平輸入為有效信號，各輸入信號按照優(yōu)先級逐漸降低，的優(yōu)先級最高，的優(yōu)先級最低。 74LS148芯片的引腳圖如圖10-14所示。1）緊靠四邊形的小圓圈表示

7、“低電平為有效信號”。2）四邊形內(nèi)部標(biāo)注為引腳功能說明。3）四邊形外部標(biāo)準(zhǔn)為引腳編號。4）：為選通輸入端，低電平有效。當(dāng)時(shí)允許編碼，芯片工作；當(dāng)時(shí)輸入、輸出及控制引腳、均被封鎖，編碼被靜止。（時(shí)，輸出均被鎖定在高電平）5）：為選通輸出端，只有當(dāng)所有的編碼輸入都為高電平，且時(shí)，表示電路工作，但無編碼信號輸入，級連時(shí)可以擴(kuò)展優(yōu)先編碼功能。6）：為優(yōu)先擴(kuò)展輸出端，級連時(shí)可作輸出位的擴(kuò)展端。只要有任何一個(gè)編碼輸入，且時(shí)，表示電路工作，有編碼信號輸入7）級聯(lián)應(yīng)用時(shí)，高位片的端與低位片的端連接起來，高位片的可作為高位的編碼輸出位。74LS148芯片的邏輯功能如表10-7所示，為二進(jìn)制優(yōu)先編碼器的真值表74

8、LS148為二進(jìn)制優(yōu)先編碼器，其輸入輸出都是低電平有效。所以，輸出為十進(jìn)制數(shù)碼對應(yīng)的二進(jìn)制碼的反碼。例如：數(shù)碼“0”的二進(jìn)制碼為“000”，而74LS148編碼器輸出為反碼“111”。也就是說，當(dāng)輸入為數(shù)碼“0”（即為0）時(shí)，輸出為“111”。（要想有效，其它引腳都必須接高電平，使其無效，因?yàn)橐_的優(yōu)先級別最低。）（需要大家掌握的就是74LS148芯片的邏輯功能、真值表和它的芯片引腳。）2、二十進(jìn)制編碼器（1）常用二十進(jìn)制編碼 二十進(jìn)制碼（又稱碼）：用二進(jìn)制碼表示一位十進(jìn)制碼的編碼稱為碼。常用的碼有8421碼（8421分別代表位權(quán)）如數(shù)字5的8421碼為“0101”。（表10-8給出了幾種常見

9、的碼）其余碼制還有2421碼，其權(quán)值依次為2、4、2、1；余3碼，由8421BCD碼每個(gè)代碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任意相鄰的兩個(gè)數(shù)碼，僅有一位代碼不同，其它位相同。（2）8421BCD編碼器 8421BCD編碼器：將十進(jìn)制的十個(gè)數(shù)碼編成二進(jìn)制代碼的電路。如圖10-15所示為8421BCD編碼器的框圖。（8421BCD編碼器的工作原理與二進(jìn)制編碼器類似。） 由框圖可知，此編碼器有10個(gè)輸入（對應(yīng)十進(jìn)制的10個(gè)數(shù)碼），4個(gè)輸出為。8421碼編碼器編碼表如表10-9所示。 根據(jù)表10-9可以得到各個(gè)輸出的表達(dá)式： 十路輸入信號（數(shù)碼）編碼分別為0000、0001、0010、00

10、11、0100、0101、0110、0111、1000、1001。（它用4位二進(jìn)制代碼對10個(gè)（）輸入信號進(jìn)行編碼，所以二十進(jìn)制編碼器又稱為10/4線編碼器。）（實(shí)際上四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示十個(gè)數(shù)碼，最常用的是用8421碼來對十進(jìn)制碼進(jìn)行編碼。）（3）二十進(jìn)制優(yōu)先編碼器（74LS147：10線4線） 74LS147優(yōu)先編碼器以低電平輸入為有效信號，各輸入信號按照優(yōu)先級逐漸降低，的優(yōu)先級最高，的優(yōu)先級最低。 74LS147芯片的引腳圖如圖10-16所示。1）緊靠四邊形的小圓圈表示“低電平為有效信號”。2）四邊形內(nèi)部標(biāo)注為引腳功能說明。3）四邊形外部標(biāo)準(zhǔn)

11、為引腳編號。4）芯片第16腳為電源，第8腳為地，第15腳為空腳。 74LS147芯片的邏輯功能如表10-10所示，為二十進(jìn)制優(yōu)先編碼器的真值表。（需要大家掌握的就是74LS147芯片的邏輯功能、真值表和它的芯片引腳。）74LS147為二十進(jìn)制8421優(yōu)先編碼器，其輸入輸出都是低電平有效。所以，輸出為十進(jìn)制數(shù)碼對應(yīng)的8421碼的反碼。例如：數(shù)碼“0”的8421碼為“0000”，而74LS147編碼器輸出為反碼“1111”。也就是說，當(dāng)輸入為數(shù)碼“0”（即為0）時(shí)，輸出為“1111”。（要想有效，其它引腳都必須接高電平，使其無效，因?yàn)橐_的優(yōu)先級別最低。）10.2.2 譯碼器（1）譯碼器的功能：譯

12、碼是編碼的逆過程，即將每個(gè)二進(jìn)制代碼賦予的含義翻譯出來，給出相應(yīng)的輸出信號。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。（或者說，譯碼器是可以將輸入二進(jìn)制代碼的狀態(tài)翻譯成輸出信號，以表示原來含義的電路。）（2）譯碼器分類 變量譯碼器：表示輸入變量狀態(tài)的組合電路，如二進(jìn)制譯碼器。 碼制變化譯碼器：用于一個(gè)數(shù)據(jù)的不同代碼之間的相互變換，如二十進(jìn)制譯碼器。 顯示譯碼器：將數(shù)字、文字、符號的代碼譯成數(shù)字、文字、符號的電路。1、二進(jìn)制譯碼器（1）二進(jìn)制譯碼器：二進(jìn)制譯碼器的輸入是一組二進(jìn)制代碼，輸出則是一組高、低電平信號。它具有輸入端，個(gè)輸出端。對應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，其余輸出端為無效電平。

13、（表10-11給出了二進(jìn)制譯碼器真值表，這是一個(gè)3線8線的譯碼器。）二進(jìn)制譯碼器是常用組合邏輯芯片，應(yīng)用十分廣泛，相應(yīng)的集成譯碼器產(chǎn)品也較多，按照輸入、輸出線的多少有二-四譯碼器、三-八譯碼器、四-十六譯碼器等?？赏ㄟ^74LS138來理解（2）三八譯碼器74LS138 （圖10-18給出了74LS138芯片的引腳圖） 、為譯碼器的輸入端（又稱為地址端），為譯碼器的輸出端。 、為控制端：當(dāng)，時(shí)，譯碼器工作。 譯碼器工作時(shí)，其輸出函數(shù)的表達(dá)式為：（為、三個(gè)變量的全部最小項(xiàng)的譯碼輸出，所以將這種譯碼器稱為最小項(xiàng)譯碼器。）74LS138的真值表（書上215頁，例題10-7、例題10-8）例題10-7分

14、析：整個(gè)級聯(lián)電路的控制端為，它的取值將決定芯片的工作狀態(tài)。（1）時(shí) 片1：，因?yàn)橹挥挟?dāng)，時(shí)，譯碼器工作，所以片1禁止工作； 片2：，因?yàn)橹挥挟?dāng)，時(shí)，譯碼器工作，所以片2禁止工作結(jié)論：時(shí)，級聯(lián)電路被禁止（2），時(shí) 片1：，當(dāng)高位，此時(shí)片1工作 片2：，但由于，所以片2禁止工作結(jié)論：當(dāng)，時(shí)，片1工作，片2禁止工作。此時(shí)，輸出是的譯碼（即）。（3），時(shí) 片1：，當(dāng)高位，此時(shí)片1禁止 片2：，且，所以片2工作結(jié)論：當(dāng)，時(shí)，片1禁止工作，片2工作。此時(shí)，輸出是的譯碼（即）。例題10-8：用譯碼器實(shí)現(xiàn)組合邏輯電路位二進(jìn)制譯碼器的輸出給出了變量的全部最小項(xiàng)，利用附加電路可獲得任何形式輸入變量數(shù)不大于的組合邏

15、輯函數(shù)。注意：由于譯碼器輸出端都是低電平有效，所以應(yīng)該把得到的最小項(xiàng)變換為非的形式2、二十進(jìn)制譯碼器（1）二十進(jìn)制譯碼器：將十進(jìn)制數(shù)的二進(jìn)制編碼即碼翻譯成對應(yīng)的十個(gè)輸出信號，稱為二十進(jìn)制譯碼器，也叫做4線10線譯碼器。（2）四十譯碼器74LS42（圖10-21給出了74LS42譯碼器的邏輯圖。） 、為譯碼器的輸入端（又稱為地址端），為譯碼器的輸出端。 譯碼器工作時(shí)，其輸出函數(shù)的表達(dá)式為：（四十譯碼器與二進(jìn)制譯碼器基本類似，以低電平作為有效輸出）注意：74LS42的功能：只是將前十種編碼（）譯碼，對的編碼，譯碼輸出全為1。（3）二十進(jìn)制譯碼器的輸出表達(dá)式，根據(jù)邏輯圖可得（4）二十進(jìn)制譯碼器的真值

16、表（如表10-12所示）3、顯示譯碼器（在數(shù)字電路中，常常需要把運(yùn)算結(jié)果用十進(jìn)制 數(shù)顯示出來，這就要用顯示譯碼器）（用來驅(qū)動各種顯示器件，把用二進(jìn)制代碼表示的數(shù)字、文字、符號翻譯成人們習(xí)慣的形式直觀顯示出來的電路稱為顯示譯碼器。數(shù)碼顯示管是常用的顯示器件之一。）（1）半導(dǎo)體數(shù)碼管 常用的數(shù)碼顯示管有半導(dǎo)體發(fā)光二極管構(gòu)成的LED和液晶數(shù)碼管LCD兩類。（我們常見的都是LED） 數(shù)碼管：數(shù)碼管是顯示數(shù)碼的常見器件。它是用某些特殊的半導(dǎo)體材料分段式封裝而成。（用磷砷化鎵作成的PN結(jié)，當(dāng)外加正向電壓時(shí)，可以將電能轉(zhuǎn)換成光能，從而發(fā)出清晰悅目的光線。）（圖10-22為數(shù)碼管的管腳排列圖，圖,中

17、間兩個(gè)引腳為八個(gè)LED的公共端。由于二極管具有單向?qū)щ娦?，因此，?shù)碼管具有共陰、共陽兩種類型） 共陽數(shù)碼管和共陰數(shù)碼管各個(gè)二極管的陽極相互連接組成公共端，為共陽數(shù)碼管；各個(gè)二極管的陰極相互連接組成公共端，為共陰數(shù)碼管。（LED數(shù)碼管將十進(jìn)制數(shù)碼分成七段，每一段都是一個(gè)發(fā)光二極管，七個(gè)發(fā)光二極管有共陰極和共陽極兩種接法。共陰極數(shù)碼管某一段接高電平時(shí)發(fā)光，共陽數(shù)碼管某一段接低電平時(shí)發(fā)光。）（2）七段顯示譯碼器 七段顯示譯碼器：七段顯示譯碼器的功能是將8421BCD代碼譯成對應(yīng)的數(shù)碼管的七個(gè)字段信號，驅(qū)動數(shù)碼管，顯示出相應(yīng)的十進(jìn)制數(shù)碼 。（七段顯示譯碼驅(qū)動芯片種類較多，驅(qū)動共陽數(shù)碼管的譯碼

18、芯片有74LS47、74LS247等；驅(qū)動共陰數(shù)碼管的譯碼芯片有74LS48、74LS248。我們通過74LS48來理解） 驅(qū)動共陰數(shù)碼管的譯碼芯片74LS48 （表給出了74LS48的功能表（真值表）1）當(dāng)時(shí)，74LS48正常譯碼 ； 2）當(dāng)，時(shí)，74LS48譯碼為 74LS48與數(shù)碼管的聯(lián)接將74LS48芯片的、接電源，七個(gè)輸出接數(shù)碼管的對應(yīng)管腳，則構(gòu)成了七段顯示譯碼器。（如圖所示）74LS48真值表 74LS48與數(shù)碼管的聯(lián)接圖例如：當(dāng)輸入時(shí)，74LS48將產(chǎn)生讓共陰數(shù)碼管顯示數(shù)字1的七段字型碼“0110000”，即輸出引腳、為1，其余為0。結(jié)論：七段顯示譯碼器每個(gè)輸入代碼對應(yīng)的輸出不是

19、某一根輸出線上的高、低電平，而是另一個(gè)七位的代碼。（右圖為七段顯示譯碼器狀態(tài)表，給出了顯示的代碼。）10.2.3 運(yùn)算電路數(shù)字運(yùn)算電路：實(shí)現(xiàn)算術(shù)運(yùn)算和邏輯運(yùn)算的電路統(tǒng)稱為數(shù)字運(yùn)算電路。算術(shù)運(yùn)算電路一般執(zhí)行加、減、乘、除四則運(yùn)算；邏輯運(yùn)算電路實(shí)現(xiàn)邏輯和、邏輯乘、邏輯非等邏輯運(yùn)算。1、加法器（1）半加器和全加器 一位半加器：不考慮來自低位的進(jìn)位的兩個(gè)一位的二進(jìn)制數(shù)的加法運(yùn)算，稱為一位半加運(yùn)算。實(shí)現(xiàn)一位半加運(yùn)算的電路為一位半加器。（半加器的電路圖如圖所示，圖10-23（a）給出了一位半加器的邏輯符號）1）輸入和輸出輸入端、：、為兩個(gè)一位的二進(jìn)制加數(shù)和被加數(shù)。輸出端、：為相加后的和數(shù)（即本位和）；為向

20、高一位的進(jìn)位數(shù)（即進(jìn)位位）。2）真值表 （書上沒有）3）由真值表寫出輸出表達(dá)式 一位全加器：考慮來自低位進(jìn)位數(shù)的兩個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算，稱為全加運(yùn)算。實(shí)現(xiàn)全加運(yùn)算的電路稱為全加器。（圖10-23（b）給出了一位全加器的邏輯符號）1）輸入和輸出輸入端、：、為兩個(gè)一位的二進(jìn)制加數(shù)和被加數(shù)；為來自低位的進(jìn)位數(shù)。輸出端、：為相加后的和數(shù)（即本位全加和）；為向高一位的進(jìn)位數(shù)，（即進(jìn)位位）。2）真值表 （書上沒有）3）由真值表寫出輸出表達(dá)式 設(shè)為半加器的本位和，則有：（） 我們也可以從另一個(gè)角度理解全加器：一位全加器由兩個(gè)一位半加器加一個(gè)或門構(gòu)成，其聯(lián)接方法如圖所示。即用半加器1將、兩個(gè)數(shù)相加，其和再

21、與用半加器2相加所得的和為最終的和；半加器1的進(jìn)位與半加器2的進(jìn)位之和構(gòu)成向高一位的進(jìn)位。（2）集成加法器 一位全加器的加法過程為（忽略或門運(yùn)算時(shí)間）： 半加器1相加完成后再由半加器1的結(jié)果及低位進(jìn)位由半加器2相加并最終完成全加?？砂凑者@種方法用全加器構(gòu)成多位加法器。這種加法器高位的運(yùn)算需要等待低位運(yùn)算所產(chǎn)生的進(jìn)位才可求得，我們稱它為串行進(jìn)位加法器串行進(jìn)位加法器電路結(jié)構(gòu)比較簡單。但這種電路的最大缺點(diǎn)是運(yùn)算速度慢，僅在對運(yùn)算速度要求不高的設(shè)備中采用。為提高運(yùn)算速度，人們又設(shè)計(jì)了超前進(jìn)位的加法器。超前進(jìn)位加法器：在做加法運(yùn)算時(shí)，各位數(shù)的進(jìn)位信號由輸入的二進(jìn)制數(shù)直接產(chǎn)生的加法器10.2.4 數(shù)據(jù)選擇器（1）數(shù)據(jù)選擇器：在多路數(shù)據(jù)傳送過程中，往往需要將多路數(shù)據(jù)中任意一路信號挑選出來，能實(shí)現(xiàn)這種