基于鐵電存儲器工作原理和器件結(jié)構(gòu)

1、    基于鐵電存儲器工作原理和器件結(jié)構(gòu)    基于鐵電存儲器工作原理和器件結(jié)構(gòu)    類別：存儲器      1 鐵電存儲器簡介 隨著IT技術(shù)的不斷發(fā)展，對于非易失性存儲器的需求越來越大，讀寫速度要求越來越快，功耗要求越來越小，現(xiàn)有的傳統(tǒng)非易失性存儲器，如EEPROM、FLASH等已經(jīng)難以滿足這些需要了。 傳統(tǒng)的主流半導體存儲器可以分為兩類：易失性和非易失性。易失性存儲器包括靜態(tài)存儲器SRAM(Static Ran

2、dom Access Memory)和動態(tài)存儲器DRAM(Dynamic Random Access Memory)。SRAM和DRAM在掉電的時候均會失去保存的數(shù)據(jù)。RAM類型的存儲器易于使用、性能好，可是它們同樣會在掉電的情況下失去所保存的數(shù)據(jù)。 非易失性存儲器在掉電的情況下并不會丟失所存儲的數(shù)據(jù)。然而所有的主流非易失性存儲器均源自于只讀存儲器(ROM)技術(shù)。正如你所猜想的一樣，被稱為只讀存儲器的東西肯定不容易進行寫入操作，而事實上是根本不能寫入。所有由ROM技術(shù)研發(fā)出的存儲器則都具有寫入信息困難的特點。這些技術(shù)包括有EPROM、EEPROM和Flash。這些存儲器不僅寫入速度慢，而且只能

3、有限次的擦寫，寫入時功耗大。 相對于其他類型的半導體技術(shù)而言，鐵電存儲器具有一些獨一無二的特性。鐵電存儲器能兼容RAM的一切功能，并且和ROM技術(shù)一樣，是一種非易失性的存儲器。鐵電存儲器在這兩類存儲類型問搭起了一座跨越溝壑的橋梁一種非易失性的RAM。同傳統(tǒng)的非易失性存儲器相比，鐵電存儲器具有功耗小、讀寫速度快、抗輻照能力強等優(yōu)點，因此受到很大關(guān)注。 2 鐵電存儲器工作原理 當一個電場被加到鐵電晶體時，中心原子順著電場的方向在晶體里移動。當原子移動時，它通過一個能量壁壘，從而引起電荷擊穿。內(nèi)部電路感應到電荷擊穿并設置存儲器。移去電場后，中心原子保持不動，存儲器的狀態(tài)也得以保存。 因此，在一個外加

4、電場下，鐵電材料的極化特性會發(fā)生改變，當這個電場去掉以后，這個信息仍然能夠保存。沒有外加電場的情況下，極化特性有兩種穩(wěn)定的狀態(tài)。圖1是一個鐵電材料電容的電滯回線，顯示了鐵電電容在所加不同電場的情況下的不同極性。其中，最重要的兩個參數(shù)是剩余極化程度Pr，和矯頑場Ec。在沒有電場強度的情況下，+-Pr就表示了“0”、“1”兩個狀態(tài)。為了獲得這兩個狀態(tài)，所加電場必須大于+-Ec，因此，所需要的閾值電壓也就確定了。 相比之下，鐵電電容的漏電流沒有EEPROM、FLASH之類的傳統(tǒng)非易失性存儲器那么重要，因為FeRAM的信息存儲是由極化來實現(xiàn)的，而不是自由電子。 3 鐵電材料簡介 理想的鐵電材料需要滿足

5、如下特點： ?介電常數(shù)??； ?合理的自極化程度(5Ccm2)； ?高的居里溫度(在器件的存儲和工作溫度范圍之外)； ?鐵電材料厚度要薄(亞微米)以使矯頑場Ec較小； ?能夠承受一定的擊穿場強； ?內(nèi)在開關(guān)速度要快(納秒級別)； ?數(shù)據(jù)的保持能力和持久能力要好； ?如果是軍方使用的話，還要求能夠抗輻照； ?化學穩(wěn)定性要好； ?加工均勻性好； ?易于集成到CMOS工藝中去； ?對周圍電路無不良影響； ?污染小等。 經(jīng)過多年的研究，目前主流的鐵電材料主要有以下兩種：PZT、SBT。 PZT是鋯鈦酸鉛PbZrxTil-xO3；SBT是鉭酸鍶鉍Sr1-yBi2+xTa2O9。這兩種材料的結(jié)構(gòu)示意圖如圖2

6、所示。 PZT是研究最多、使用最廣泛的，它的優(yōu)點是能夠在較低的溫度下制備，可以用濺射和MOCVD的方法來制備，具有剩余極化較大、原材料便宜、晶化溫度較低的優(yōu)點；缺點是有疲勞退化問題，還有含鉛會對環(huán)境造成污染。 SBT最大的優(yōu)點是沒有疲勞退化的問題，而且不含鉛，符合歐盟環(huán)境標準；但是它的缺點是工藝溫度較高，使之工藝集成難度增大，剩余極化程度較小。兩種材料的對比見表1。 目前從環(huán)境保護的角度來說，PZT已經(jīng)被禁止使用了，但是從鐵電存儲器的性能和工藝集成的難易和成本的角度來說，SBT與PZT相比沒有優(yōu)勢，因此目前關(guān)于鐵電材料的選擇還值得探討。 4 鐵電存儲器的電路結(jié)構(gòu) 鐵電存儲器的電路結(jié)構(gòu)主要分成以

7、下三種：2晶體管-2電容(2T2C)、1晶體管-2電容(1T2C)、1晶體管-1電容(1T1C)，如圖3所示。2T2C結(jié)構(gòu)由于每一位都有兩個相反的電容互為參考，因此可靠性比較好，但是所占面積太大，不適合高密度的應用。晶體管單電容器結(jié)構(gòu)可以像DRAM一樣，使用單電容器為存儲器陣列的每一列提供參考。與現(xiàn)有的2T2C結(jié)構(gòu)相比，它有效地把內(nèi)存單元所需要的面積減少一半。這種設計極大地提高了鐵電存儲器的效率，降低了鐵電存儲器產(chǎn)品的生產(chǎn)成本。1T1C結(jié)構(gòu)的集成密度較高(8F2)，但是可靠性較差，1T2C結(jié)構(gòu)是這兩種結(jié)構(gòu)的折衷。 目前，為了獲得高密度的存儲器，大多采用1T1C的結(jié)構(gòu)。 此外，還有一種鏈式結(jié)構(gòu)也

8、被采用，這種結(jié)構(gòu)類似于NAND的結(jié)構(gòu)，通過這種方法，可以獲得比1T1C更高的存儲密度，但是這種方法也會使得存取時間大大增加。Chain FeRAM (CFeRAM)結(jié)構(gòu)如圖5所示。 5 鐵電存儲器讀寫過程 根據(jù)內(nèi)存單元的極性狀態(tài)，電荷電量小則為“0”，電荷電量大則為“1”。這個電荷轉(zhuǎn)化為一個讀出電壓，小于參考電壓則為“0”，大于參考電壓則為“1”。由此讀出所存儲的信息，見圖6。 進行讀操作時，升高字線電壓使MOS管導通，再使驅(qū)動線電壓升高為VCC，從而存儲電容的不同電荷將部分分配到位線寄生電容中去，于是BL上呈現(xiàn)出不同的電壓，從而鑒別出數(shù)據(jù)。進行寫操作時，升高字線使MOS管導通，驅(qū)動線加一脈沖

9、，從而將位線上不同數(shù)據(jù)存入鐵電電容的兩個不同穩(wěn)態(tài)。 通過加一個正電壓或者一個負電壓，這兩種電壓能夠使電容變成兩個不同的極性，通過這種方式把信息寫入內(nèi)存中。 6 鐵電存儲器的器件結(jié)構(gòu) 目前鐵電存儲器最常見的器件結(jié)構(gòu)是Planar(平面式)和Stack(堆疊式)結(jié)構(gòu)，兩者的區(qū)別住干鐵電電容的位置還有電容與MOS管互連的方式。在Planar結(jié)構(gòu)中，將電容置于場氧上面，通過金屬鋁，將電容上電極和MOS管有源區(qū)相連，工藝相對簡單，但單元面積較大；而在Stack結(jié)構(gòu)中，將電容置于有源區(qū)，通過塞子(Plug)將電容下電極和MOS管源端相連，需要CMP工藝，集成密度較高。另外，Stack結(jié)構(gòu)可以采用鐵電電容制

10、作在金屬線上的做法，從而減少鐵電電容在形成過程中對工藝的相互影響。兩種結(jié)構(gòu)示意圖如圖7和圖8所示。 Planar結(jié)構(gòu)的工藝相對簡單，其隔離采用LOCOS結(jié)構(gòu)，且平坦化不需要使用CMP。而Stacked結(jié)構(gòu)的集成度較高，但是所用工藝相對先進，隔離采用STI，平坦化需要使用CMP，導線可以使用Cu。 除此之外，還有一種結(jié)構(gòu)，是采用鐵電材料作柵極，這樣的器件能夠完全消除讀出的破壞性問題，而且從理論上來說也更加節(jié)約面積，能夠?qū)崿F(xiàn)更大的集成度。但是這種結(jié)構(gòu)目前還存在很嚴重的問題，數(shù)據(jù)保存能力很差，目前報道的最好的數(shù)據(jù)保存能力也只有一個月而已，所以距離實用還很遙遠。圖9是這種結(jié)構(gòu)的示意圖。 目前鐵電存儲器的線寬在0.5m以上的時候一般都采用Planar結(jié)構(gòu)，在0.5m以下的時候一般都采用