數(shù)字鈡內(nèi)容加電不計(jì)時(shí)

1、一 總體設(shè)計(jì)1.1設(shè)計(jì)要求1、以數(shù)字形式顯示時(shí)、分、秒的時(shí)間；2、要求手動(dòng)校時(shí)、校分、校秒；3、調(diào)節(jié)時(shí)間時(shí)對(duì)應(yīng)顯示位以2Hz頻率閃爍；4、時(shí)與分顯示之間的小數(shù)點(diǎn)常亮；5、分與秒顯示之間的小數(shù)點(diǎn)以1Hz頻率閃爍；6、各單元模塊設(shè)計(jì)即可采用原理圖方式也可以用Verilog程序進(jìn)行設(shè)計(jì)。1.2設(shè)計(jì)原理硬件電路原理圖 圖1-1 硬件電路原理圖電源電路電源電路：電源經(jīng)過(guò)全波整流，再通過(guò)電容濾波，然后通過(guò)穩(wěn)壓操作，電容濾波得到比較穩(wěn)定的電壓，并通過(guò)發(fā)光二極管顯示。1.2.3振蕩電路與分頻電路晶體振蕩器給數(shù)字鐘提供一個(gè)頻率穩(wěn)定準(zhǔn)確的32768Hz的方波信號(hào),可保證數(shù)字鐘的走時(shí)準(zhǔn)確及穩(wěn)定.分頻電路采用T觸發(fā)器

2、對(duì)其分頻，每經(jīng)過(guò)一個(gè)T觸發(fā)器對(duì)其二分頻，所以各點(diǎn)的分頻倍數(shù)分別為：QD: 24 、QE: 25 、QF: 26 、QG: 27、QH: 28、QI: 29、QJ: 210、QL: 212、QM: 213、QN: 214。此處采用的是32768Hz的晶振，故分頻之后QF:512Hz、QI:64Hz、QN:2Hz。電路原理圖如圖1-3（a）、（b）所示。（a）（b）圖13 振蕩電路與分頻電路圖1.2.4顯示電路 計(jì)數(shù)器實(shí)現(xiàn)了對(duì)時(shí)間的累計(jì)以8421BCD碼形式輸出，選用顯示譯碼電路將計(jì)數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流。數(shù)碼管是共陰數(shù)碼顯示管，當(dāng)其控制端為“0”時(shí)，數(shù)碼顯示

3、管顯示。顯示模塊輸入時(shí)鐘頻率為512Hz，顯示刷新頻率約為85Hz。電路如圖1-4所示：圖14 顯示電路原理圖1.2.5 CPLD電路原理圖此原理圖的MODE和ADD分別控制校正位和其校正位進(jìn)行加一校正。MODE共有七個(gè)狀態(tài)分別對(duì)應(yīng)六個(gè)數(shù)碼管的校正和正常計(jì)數(shù)。電路如圖2-5所示：圖25 CPLD電路原理圖二 詳細(xì)設(shè)計(jì)2.1課程設(shè)計(jì)思路及其步驟 1、按原理圖和元件插件圖完成電路的焊接； 2、擬定數(shù)字鐘的組成框圖，劃分模塊。主要的模塊有：計(jì)數(shù)器電路，多路數(shù)據(jù)選擇 器，三、六、七、十譯碼器的設(shè)計(jì)，電源電路，振蕩電路與分頻電路等。 3、對(duì)各個(gè)單元模塊電路進(jìn)行逐一設(shè)計(jì)與波形仿真； 4、總體電路設(shè)計(jì)與仿真

4、； 5、程序下載與調(diào)試。2.2模塊設(shè)計(jì)2.2.1設(shè)計(jì)框圖六進(jìn)制計(jì)數(shù)三進(jìn)制計(jì)數(shù)十進(jìn)制計(jì)數(shù)數(shù)字時(shí)鐘總圖閃爍控制計(jì)數(shù)器數(shù)據(jù)選擇器譯碼器512顯示位控制信號(hào)時(shí)間調(diào)節(jié)小數(shù)點(diǎn)控制按鍵消抖清零圖21 設(shè)計(jì)框圖2.2.2時(shí)間計(jì)數(shù)器電路 利用7493連成一個(gè)六進(jìn)制計(jì)數(shù)器，仿真正確后命名為cnt6。圖22 六進(jìn)制計(jì)數(shù)器電路原理圖圖23 六進(jìn)制計(jì)數(shù)器仿真圖 利用7493連成一個(gè)十進(jìn)制計(jì)數(shù)器，仿真正確后命名為cnt10。圖2-4 十進(jìn)制計(jì)數(shù)器原理圖圖2-5 十進(jìn)制計(jì)數(shù)器仿真圖 利用7493連成一個(gè)三進(jìn)制計(jì)數(shù)器，仿真正確后命名為cnt3。圖26 三進(jìn)制計(jì)數(shù)器原理圖圖2-7 三進(jìn)制計(jì)數(shù)器仿真圖 將三進(jìn)制、六進(jìn)制、十進(jìn)制計(jì)

5、數(shù)器連接成計(jì)數(shù)器電路。圖2-8 計(jì)數(shù)器電路原理圖圖2-9 計(jì)數(shù)器仿真圖數(shù)據(jù)選擇器電路參照數(shù)字電路設(shè)計(jì)講義，連接數(shù)據(jù)選擇器電路。圖2-10 數(shù)據(jù)選擇器電路圖圖2-11 數(shù)據(jù)選擇器仿真圖譯碼器電路參照數(shù)字電子技術(shù)基礎(chǔ)中顯示譯碼器真值表及邏輯表達(dá)式，連接譯碼器電路，以控制顯示塊顯示09十個(gè)數(shù)字。圖2-12 譯碼器電路原理圖比較器電路圖2-13 比較器電路原理圖圖2-14 比較器電路仿真圖按鍵消抖電路64Hz消抖動(dòng)模塊時(shí)鐘利用兩個(gè)D觸發(fā)器連成一個(gè)二位移位寄存器，用64Hz頻率對(duì)key進(jìn)行采樣，依次寄存在二位移位寄存器中，若前后一致則結(jié)果為這個(gè)值，若前后不一致則保持原結(jié)果。功能如下表所示：表 2-1第一

6、D觸發(fā)器第二D觸發(fā)器結(jié) 果0000/11/0保持111圖2-15 按鍵消抖電路原理圖圖2-16 按鍵消抖電路仿真圖2.3數(shù)字鐘電路總圖 512Hz顯示位控制信號(hào)及小數(shù)點(diǎn)控制信號(hào) 數(shù)碼管顯示控制電路工作原理：以512Hz的頻率作為時(shí)鐘脈沖，用六進(jìn)制計(jì)數(shù)器為三八譯碼器提供六個(gè)不同狀態(tài)，每個(gè)數(shù)碼管的顯示頻率約為85Hz,觀測(cè)到的結(jié)果為：數(shù)碼管常亮。此電路的巧妙之處在于小數(shù)點(diǎn)的顯示是用一個(gè)或門，通過(guò)1Hz頻率來(lái)控制第三個(gè)數(shù)碼管的小數(shù)點(diǎn)顯示，再通過(guò)一個(gè)與非門來(lái)控制第五個(gè)數(shù)碼管的小數(shù)點(diǎn)顯示。第五個(gè)數(shù)碼管的小數(shù)點(diǎn)在整個(gè)脈沖階段顯示，而第三個(gè)數(shù)碼管的小數(shù)點(diǎn)只有在低電平時(shí)顯示，故觀察到結(jié)果是第五個(gè)數(shù)碼管常亮，而

7、第三個(gè)數(shù)碼管的小數(shù)點(diǎn)以1Hz的頻率閃爍。 時(shí)間調(diào)節(jié) 時(shí)間調(diào)節(jié)電路分別對(duì)應(yīng)清零、調(diào)節(jié)小時(shí)、調(diào)節(jié)分鐘。 數(shù)字鐘電路全圖圖2-17 數(shù)字鐘電路全圖三 總結(jié)本次課程設(shè)計(jì)，我獲益匪淺，首先我學(xué)會(huì)了Max+plus 軟件是如何使用的，并將其應(yīng)用的很是熟練，包括畫電路，仿真，引腳分配；其次，我見(jiàn)數(shù)字電路書又進(jìn)行了一番新的復(fù)習(xí)。此外我也學(xué)會(huì)了JTAG下載電路的原理。由于已經(jīng)看懂了原理，就馬上著手編程。開始用的是74160做的計(jì)數(shù)器模塊，當(dāng)時(shí)，做的很是順手，仿真也無(wú)錯(cuò)，但是做到最后時(shí)，卻出錯(cuò)了，很多問(wèn)題，讓我昏了頭腦，后來(lái)經(jīng)同學(xué)指點(diǎn)，說(shuō)我的電路占容量太大，并指點(diǎn)我用7493，后來(lái)，就慢慢的將計(jì)數(shù)器換成了用7493做的，果然，問(wèn)題解決了。做完之后，由于用的是7449做的譯碼器，所以6和9都少顯示一段，經(jīng)過(guò)看書，就自己做了一個(gè)顯示完