基于DSP的FFT實現(xiàn)

1、課程設計(論文)題 目 名 稱 基于DSP的FFT的實現(xiàn) 課 程 名 稱 專業(yè)課程設計 學 生 姓 名 學 號 系 、專 業(yè) 信息工程系通信工程 指 導 教 師 2014 年 4 月 27 日摘 要隨著計算機和微電子技術的飛速發(fā)展，基于數(shù)字信號處理的頻譜分析已經(jīng)應用到各個領域并且發(fā)揮著重要作用。信號處理方法是當前機械設備故障診斷中重要的技術基礎之一，分析結果的精確程度是診斷成功與否的關鍵因素。研究頻譜分析是當前主要的發(fā)展方向之一。數(shù)字信號處理基本上從兩個方面來解決信號的處理問題：一個是時域方法，即數(shù)字濾波；另一個是頻域方法，即頻譜分析. 本文主要介紹了離散傅里葉變換以及快速傅里葉變換

2、，通過對DFT以及FFT算法進行研究，從基礎深入研究和學習，掌握FFT算法的關鍵。通過對DSP芯片工作原理以及開發(fā)環(huán)境的學習，掌握CCS的簡單調(diào)試和軟件仿真，在DSP芯片上實現(xiàn)對信號的實時頻譜分析。關鍵字:DSP；CCS仿真軟件；FFT目 錄第1章 緒論11.1 DSP簡介11.2設計目的11.3設計內(nèi)容11.4設計原理11.5 FFT算法的DSP實現(xiàn)過程2第2章 硬件實現(xiàn)42.1系統(tǒng)的硬件設計42.2原理圖的設計5第3章 軟件設計73.1 FFT運算及存儲分配73.2設計流程圖8第4章 系統(tǒng)仿真94.1 FFT實現(xiàn)的方法94.2程序運行結果9第5章 總結12致 謝13參考文獻14附錄 源程序

3、15第1章 緒論1.1 DSP簡介數(shù)字信號處理(Digital Signal Processing，簡稱DSP)是一門涉及許多學科而又廣泛應用于許多領域的新興學科。數(shù)字信號處理是利用計算機或?qū)Ｓ锰幚碓O備，以數(shù)字的形式對信號進行分析、采集、合成、變換、濾波、估算、壓縮、識別等加工處理，以便提取有用的信息并進行有效的傳輸與應用。數(shù)字信號處理是以眾多學科為理論基礎,它所涉及的范圍極其廣泛。如數(shù)學領域中的微積分、概率統(tǒng)計、隨機過程、數(shù)字分析等都是數(shù)字信號處理的基礎工具。它與網(wǎng)絡理論、信號與系統(tǒng)、控制理論、通信理論、故障診斷等密切相關。1.2設計目的（1）加深對DFT算法原理和基本性質(zhì)的理解；（2）熟悉

4、FFT的算法原理和FFT子程序的算法流程和應用；（3）學習用FFT對連續(xù)信號和時域信號進行頻譜分析的方法；（4）學習DSP中FFT的設計和編程思想；（5）學習使用CCS的波形觀察器觀察波形和頻譜情況；（6）簡要畫出硬件設計電路圖。1.3設計內(nèi)容 用DSP匯編語言進行編程，實現(xiàn)FFT運算，對輸入信號進行頻譜分析。1.4設計原理快速傅氏變換（FFT）是一種高效實現(xiàn)離散傅氏變換的快速算法，是數(shù)字信號處理中最為重要的工具之一，它在聲學、語音、電信、和信號處理等領域有著廣泛的應用。 對于有限長離散數(shù)字信號xn，0 n N-1，其離散譜xk可以由離散付氏變換（DFT）求得?？梢苑奖愕陌阉膶憺槿缦滦问剑翰?/p>

5、難看出，WN是周期性的，且周期為N，即N的周期性是DFT的關鍵性質(zhì)之一。為了強調(diào)起見，常用表達式WN取代W以便明確其周期是N。FFT算法可以分為按時間抽取FFT和按頻率抽取FFT兩大類，輸入也有和復數(shù)之分，一般情況下，都假定輸入序列為復數(shù)。FFT算法利用旋轉因子的對稱性和周期性，加快了運算速度。用定點DSP芯片實現(xiàn)FFT程序時，一個比較重要的問題是防止中間結果的溢出，防止中間結果的溢出的方法是對中間數(shù)值歸一化。為了避免對每級都進行歸一化會降低運算速度，最好的方法是只對可能溢出的進行歸一化，而不可能溢出的則不進行歸一化。由DFT的定義可以看出，在xn為復數(shù)序列的情況下，完全直接運算N點DFT需要

6、（N-1）2次復數(shù)乘法和N（N-1）次加法。因此，對于一些相當大的N值（如1024）來說，直接計算它的DFT所作的計算量是很大的。FFT的基本思想在于，將原有的N點序列序列分成兩個較短的序列，這些序列的DFT可以很簡單的組合起來得到原序列的DFT。例如，若N為偶數(shù)，將原有的N點序列分成兩個（N/2）點序列，那么計算N點DFT將只需要約(N/2)2 ·2=N2/2次復數(shù)乘法。即比直接計算少作一半乘法。因子（N/2）2表示直接計算（N/2）點DFT所需要的乘法次數(shù)，而乘數(shù)2代表必須完成兩個DFT。上述處理方法可以反復使用，即（N/2）點的DFT計算也可以化成兩個（N/4）點的DFT（假定

7、N/2為偶數(shù)），從而又少作一半的乘法。這樣一級一級的劃分下去一直到最后就劃分成兩點的FFT運算的情況。1.5 FFT算法的DSP實現(xiàn)過程DSP芯片的出現(xiàn)使FFT的實現(xiàn)方法變得更為方便。由于大多數(shù)DSP芯片都具有在單指令周期內(nèi)完成乘法累加操作，并且提供了專門的FFT指令，使得FFT算法在DSP芯片實現(xiàn)的速度更快。FFT算法可以分為按時間抽取FFT和按頻率抽取FFT兩大類，輸入也有實數(shù)和復數(shù)之分，一般情況下，都假定輸入序列為復數(shù)。運算序列的存儲分配FFT運算時間是衡量DSP芯片性能的一個重要指標，因此提高FFT的運算速度是非常重要的。在用DSP芯片實現(xiàn)FFT算法時，應允許利用DSP芯片所提供的各種

8、軟、硬件資源。如何利用DSP芯片的有限資源，合理地安排好所使用的存儲空間是十分重要的。1.5.2 FFT運算的實現(xiàn)用TMS320C54x的匯編程序?qū)崿F(xiàn)FFT算法主要分為四步：(1)實現(xiàn)輸入數(shù)據(jù)的比特反轉輸入數(shù)據(jù)的比特反轉實際上就是將輸入數(shù)據(jù)進行碼位倒置，以便在整個運算后的輸出序列是一個自然序列。在用匯編指令進行碼位倒置時，使用碼位倒置可以大大提高程序執(zhí)行速度和使用存儲器的效率。在這種尋址方式下，AR0存放的整數(shù)N是FFT點的一半，一個輔助寄存器指向一個數(shù)據(jù)存放的單元。當使用位碼倒置尋址將AR0加到輔助寄存器時，地址將以位碼倒置的方式產(chǎn)生。(2)實現(xiàn)N點復數(shù)FFTN點復數(shù)FFT算法的實現(xiàn)可分為三

9、個功能塊，即第一級蝶形運算、第二級蝶形運算、第三級至級蝶形運算。對于任何一個2的整數(shù)冪，總可以通過M次分解最后成為2點的DFT計算。通過這樣的M次分解，可構成M（即）級迭代計算，每級由N/2個蝶形運算組成。(3)功率譜的計算用FFT計算想x(n)的頻譜，即計算X（k）=X(k)一般是由實部(k)和虛部(k)組成的復數(shù)，即X（k）=(k)+j(k)因此，計算功率譜時只需將FFT變換好的數(shù)據(jù)，按照實部實部(k)和虛部(k)求它們的平方和，然后對平方和進行開平方運算。但是考慮到編程的難度，對于求FFT變換后數(shù)據(jù)的最大值，不開平方也可以找到最大值，并對功率譜的結果沒有影響，所以在實際的DSP編程中省去

10、了開方運算。 第2章 硬件實現(xiàn)2.1系統(tǒng)的硬件設計 基于DSP的系統(tǒng)設計過程中，最小系統(tǒng)的設計是整個系統(tǒng)設計的第一步，系統(tǒng)設計總是從最小系統(tǒng)開始，逐步向系統(tǒng)應用范圍擴展，最終以DSP為核心的大系統(tǒng)的設計。因此最小系統(tǒng)設計DSP設計的關鍵。DSP最小系統(tǒng)的設計包括DSP電源和地線的設計，JTAG仿真口的設計、復位和時鐘電路的設計、上拉和下拉引腳的設計等。TMS320C54X鎖相環(huán)電路、指示燈、 濾波電路時鐘復位電路TPS7333Q電源模塊RAM存儲模塊JTAG仿真電路圖2.1.1 最小系統(tǒng)的設計芯片介紹（1）該模塊上的資源有32千字FLASH；（2）千字SARAM，544字DARAM，外擴64千

11、字的程序ROM，64千字的數(shù)據(jù)RAM；（3）兩個事件管理器EVA和EVB；（4）可擴展外部存儲器總共192K字空間：64K程序存儲器，64K字數(shù)據(jù)存儲器空間，64K字I/O尋址空間；（5）看門狗定時模塊；（6）19位A/D轉換器；（7）控制局域網(wǎng)絡CAN模塊，串行通信接口SCI模塊；（8）16位串行外設SPI接口模塊；（9）基于鎖相環(huán)的時鐘發(fā)生器；（10）高達40個可單獨編程或復用的通用輸入/輸出引腳GPIO；（11）5個外部中斷；（12）電源管理包括3種低功耗模式，能獨立地將外設器件轉入低功耗工作模式；2.2原理圖的設計 DSP最小系統(tǒng)的設計包括DSP電源設計，JTAG仿真口的設計、復位和時

12、鐘電路的設計、上拉和下拉引腳的設計等電源電路的設計電源電路的選擇是系統(tǒng)設計的一個重要的部分，設計好壞對系統(tǒng)的影響最大。首先需要注意的是，為了減少電源噪聲和互相干擾，數(shù)字電路和模擬電路一般要獨立供電，數(shù)字地和模擬地也要分開，并最終通過一個磁珠在一點連在一起，用TPS7333Q進行3.3V電壓的轉換對最小系統(tǒng)供電 圖2.2.1 電源電路復位電路設計TMS320C54X內(nèi)部帶有復位電路，因此可以直接RS復位引腳外面接一個上拉電阻即可，這對于簡化外圍電路，減少電路板尺寸很有用處，但是為了調(diào)試方便經(jīng)常采用手動復位電路。鎖相環(huán)電路設計 圖2.2.3 鎖相環(huán)電路 JTAG口JTAG是Joint Test A

13、ction Group的簡稱，又稱JTAG口，它是一符合IEEE Std 1149.1邊界掃描邏輯標準的標準接口。它主要用于在硬件上對DSP進行實時在線仿真測試和DSP程序的下載，它提供對所連接設備的邊界掃描，同時也可以用來測試引腳到引腳的連續(xù)性，以及進一步進行DSP芯片的外圍器件的操作測試。 第3章 軟件設計3.1 FFT運算及存儲分配（1）DSP芯片的出現(xiàn)使FFT的實現(xiàn)方法變得更為方便，由于大多數(shù)DSP芯片都具有在單指令周期內(nèi)完成乘法累加的操作，并提供了專門的FFT指令，使得FFT算法在DSP的實現(xiàn)速度更快。一般，F(xiàn)FT的算法可分為按時間抽取FFT和按頻率抽取FFT，輸入也有實數(shù)和復數(shù)之分

14、，一般情況下都假定輸入是復數(shù)序列。（2）FFT運算序列的存儲分配 FFT運算時間是衡量DSP芯片性能的一個重要指標，因此提高FFT的運算速度是非常重要的。在用DSP芯片實現(xiàn)FFT算法時，應允許利用DSP芯片所提供的各種軟、硬件資源。如何合理的利用DSP芯片的有限資源，合理的安排DSP芯片所提供的存儲空間相當關鍵。本設計采用如下所示的存儲分配：圖3.1數(shù)據(jù)空間分配圖3.2設計流程圖DSP初始化串口設置AD設置 設置信號源類型、頻率幅值、和采樣點數(shù)串口接收，AD采樣位碼倒置FFT運算功率譜計算串口發(fā)送轉換結果觀看轉換結果，保存數(shù)據(jù) 圖3.2 程序流程圖第4章 系統(tǒng)仿真4.1 FFT實現(xiàn)的方法（1）

15、根據(jù)N值，修改rfft_task.asm中的兩個常數(shù)，如N=64.K_FFT_SIZE .set 64K_LOGN .set 6（2）準備輸入數(shù)據(jù)文件in.dat。輸入數(shù)據(jù)按實部、虛部，實部、虛部，順序存放。（3）匯編、鏈接、仿真執(zhí)行，得到輸出數(shù)據(jù)文件out.dat。（4）根據(jù)out.dat作圖，就可以得到輸入信號的功率譜圖。當N超過1024時，除了修改K_FFT_SIZE和K_LOGN兩個常數(shù)外，還要增加系數(shù)并且修改rfft_task.cmd命令文件。通過data.pjt完成一個64點FFT程序，輸入信號為一正弦波。操作步驟如下：（1）進入CCS環(huán)境。（2）打開CCS選擇FileNewSou

16、rce File。（3）編寫源程序代碼。（4）創(chuàng)建工程文件。（5）點擊Project選擇Build Options。（6）在彈出的對話框在設置相應的編譯參數(shù)，一般情況下，按默認值就可以。（7）在彈出的對話框中選擇連接的參數(shù)設置，設置傳輸文件、堆棧的大小以及初始化的方式。（8）點擊ProjectBuild all，對工程進行編譯。（9）點擊Fileload program，彈出的對話框中載入debug文件夾下的.out可執(zhí)行文件。（10）點擊debugGo M ain回到C程序的入口。（11）運行程序，觀察結果。4.2程序運行結果驗證輸入數(shù)據(jù)波形，設置參數(shù)：Start Address=0x280

17、0，Page=Data，Acquisition Buffer Size=64，Display Data Size=64，DSP Data Type=32-bit signed integer 點擊OK，就可以看到輸入數(shù)據(jù)波形：圖4.2.1輸入數(shù)據(jù)波形全速運行程序，看輸出結果，設置波形對話框參數(shù)：Start Address=0x2c80，Page=Data，Acquisition Buffer Size=64，Display Data Size=64，DSP Data Type=16-bit signed integer點擊OK，就可以看到FFT輸出結果：圖4.2.2 FFT輸出結果 第5章 總

18、結在本次課程設計中，我、XXX、XXX三人一組。XXX負責硬件設計部分，XXX負責軟件設計部分，我負責系統(tǒng)仿真及論文的編寫。在系統(tǒng)仿真時我們需要在實驗箱上設置信號源，信號源的幅度應該設在1000左右，信號的頻率設在300左右，電壓偏移設為1，通道設為0。在論文編寫的過程中，我首先對本次課程設計進行了總體設計，然后根據(jù)XXX、XXX和我各自負責的內(nèi)容進行匯總編排。通過本次課程設計我發(fā)現(xiàn)DSP應用型很強，許多的原理，程序看似簡單，真正去做才知道知識并沒有自己想象的那樣扎實。從而懂得了理論與實際相結合是很重要的，只有理論知識是遠遠不夠的，只有把所學的理論知識與實踐相結合起來，從理論中得出結論，才能真

19、正為社會服務，從而提高自己的實際動手能力和獨立思考的能力。樹立了對自己工作能力的信心，相信會對今后的學習工作生活有非常重要的影響。而且大大提高了動手的能力，使我充分體會到了在創(chuàng)造過程中探索的艱難和成功時的喜悅。本次設計也讓我明白了思路即出路，有什么不懂不明白的地方要及時請教或上網(wǎng)查詢，只要認真鉆研，動腦思考，動手實踐，就沒有弄不懂的知識，收獲頗豐。 致 謝在此次設計中，XX老師作為我的指導老師，至始至終都給予我了不少幫助，從下任務書開始，就幫我制定規(guī)劃，提醒我應注意的問題，借給我資料和實驗器材，和我一起調(diào)程序，并提出了很多的修改意見以及完善方案。此外還認真批閱了我的論文，指出其中很多瑕疵和不清

20、晰的地方，更重要的是在我遇到困難時對我的鼓勵，讓我不懈怠、不退縮、也讓我更有信心，可以說我的每一點進展都與黃老師的付出是分不開的。當然還在此，我向身邊關心我的老師、同學致以誠摯的謝意！有其他老師和同學都幫了我不少忙，在此不再贅述。謹祝老師們工作順利，萬事如意，桃李滿天下；同學們學業(yè)有成，前程似錦！參考文獻1 戴明楨等編著TMS320C54X DSP 結構原理及應用北京：航空航天大學出版社，第2版，2007；2 彭啟琮編著DSP技術的發(fā)展與應用北京：高等教育出版社，2002；3 胡廣書編著數(shù)字信號處理理論、算法與實現(xiàn)北京：清華大學出版社，2005；4 黃席椿、高順良編著濾波器綜合法設計原理北京：

21、人民郵電出版社，1978；5 沈永歡 梁在中等編著實用數(shù)學手冊北京：科學出版社,2001；6 程佩青編著數(shù)字濾波與快速傅里葉變換北京：清華大學出版社,1990；7 北京合眾達電子技術有限公司編著SEED-DTK系列實驗手冊北京合眾達電子技術有限公司出版，2007。附錄 源程序#include "stdio.h"#include "math.h"main() int i; float f256; FILE *fp;if(fp=fopen("d:tms320c54fftsindata", "wt")=NULL) pri

22、ntf("can't open file!n"); exit(0);for(i=0;i<=255;i+) fi=sin(2*3.1415926*i/256.0); fprintf(fp, ".word %ldn",(log)(fi*16384);fclose(fp);將生成的數(shù)據(jù)文件復制到目標系統(tǒng)存儲器的語句為 d_input .copy sindata匯編語言程序： .title "fft.asm" .mmregs .include "coeff.inc" .include "in.inc

23、" .def startsine: .usect "sine",512cosine: .usect "cosine",512fft_data: .usect "fft_data",1024fft_out: .usect "fft_out",512 STACK .usect "STACK",10K_DATA_IDX_1 .set 2K_DATA_IDX_2 .set 4K_DATA_IDX_3 .set 8K_TWID_TBL_SIZE .set 512K_TWID_IDX_3 .set

24、 128K_FLY_COUNT_3 .set 4K_FFT_SIZE .set 64 K_LOGN .set 6 PA0 .set 0 .bss d_twid_idx,1 .bss d_data_idx,1 .bss d_grps_cnt,1 .sect "fft_prg" .asg AR2,REORDERED .asg AR3,ORIGINAL_INPUT .asg AR7,DATA_PROC_BUF start: SSBX FRCT STM #STACK+10,SP STM #sine,AR1 RPT #511 MVPD #sine1,*AR1+ STM #cosine

25、,AR1 RPT #511 MVPD cosine1,*AR1+ STM #d_input,ORIGINAL_INPUT STM #fft_data,DATA_PROC_BUF MVMM DATA_PROC_BUF,REORDERED STM #K_FFT_SIZE-1,BRC · RPTBD bit_rev_end-1 STM #K_FFT_SIZE,AR0 MVDD *ORIGINAL_INPUT+,*REORDERED+ MVDD *ORIGINAL_INPUT-,*REORDERED+ MAR *ORIGINAL_INPUT+0B bit_rev_end: .asg AR1,

26、GROUP_COUNTER .asg AR2,PX .asg AR3,QX .asg AR4,WR .asg AR5,WI .asg AR6,BUTTERFLY_COUNTER .asg AR7,STAGE_COUNTER STM #0,BK LD #-1,ASM STM #fft_data,PX STM #fft_data+K_DATA_IDX_1,QX STM K_FFT_SIZE/2-1,BRC LD *PX,16,A RPTBD stage1end-1 STM #K_DATA_IDX_1+1,AR0 SUB *QX,16,A,B ADD *QX,16,A STH A,ASM,*PX+

27、ST B,*QX+ |LD *PX,A SUB *QX,16,A,B ADD *QX,16,A STH A,ASM,*PX+0% ST B,*QX+0% |LD *PX,A stage1end: STM #fft_data,PX STM #fft_data+K_DATA_IDX_2,QX STM #K_FFT_SIZE/4-1,BRC LD *PX,16,A RPTBD stage2end-1 STM #K_DATA_IDX_2+1,AR0 SUB *QX,16,A,B ADD *QX,16,A STH A,ASM,*PX+ ST B,*QX+ |LD *PX,A SUB *QX,16,A,B

28、 ADD *QX,16,A STH A,ASM,*PX+ STH B,ASM,*QX+ MAR *QX+ ADD *PX,*QX,A SUB *PX,*QX-,B STH A,ASM,*PX+ SUB *PX,*QX,A ST B,*QX |LD *QX+,B ST A,*PX |ADD *PX+0%,A ST A,*QX+0% |LD *PX,A stage2end: STM #K_TWID_TBL_SIZE,BK ST #K_TWID_IDX_3,d_twid_idx STM #K_TWID_IDX_3,AR0 STM #cosine,WR STM #sine,WI STM #K_LOGN

29、-2-1,STAGE_COUNTER ST #K_FFT_SIZE/8-1,d_grps_cnt STM #K_FLY_COUNT_3-1,BUTTERFLY_COUNTER ST #K_DATA_IDX_3,d_data_idx stage: STM #fft_data,PX LD d_data_idx,A ADD *(PX),A STLM A,QX MVDK d_grps_cnt,GROUP_COUNTER group: MVMD BUTTERFLY_COUNTER,BRC RPTBD butterflyend-1 LD *WR,T MPY *QX+,A MAC *WI+0%,*QX-,A ADD PX,16,A,B ;B:=(QR*WR+QI*WI)+PR ST B,*PX ;PR':=(QR*WR+QI*WI)+PR)/2 |SUB *PX+,B ST B,*QX |MPY *QX+,A MAS *QX,*WR+0%,A ADD *PX,16,A,B ST B,*QX+ |SUB *PX,B LD *WR,T ST B,*PX+ |MPY *QX+,A butterflyend: PSHM AR0 MVDK d_data_idx,AR0 MAR *PX+0 MAR *QX+0 BANZD group,*GROUP