體系結(jié)構(gòu)中低功耗優(yōu)化策略

1、體系結(jié)構(gòu)中低功耗優(yōu)化策略摘要：隨著嵌入式系統(tǒng)的廣泛應(yīng)用，低功耗問題擺在了設(shè)計(jì)人員面前低功耗設(shè)計(jì)包括系統(tǒng)設(shè)計(jì)、硬件設(shè)計(jì) 軟件設(shè)計(jì) 器件的工藝設(shè)計(jì)等諸多萬面。其中器件的工藝設(shè)計(jì)主要由半導(dǎo)體器件的廠家來完成，嵌入式系統(tǒng)的應(yīng)用設(shè)計(jì)人員只需要關(guān)心器件的功耗指標(biāo)。更多的工作集中于系統(tǒng)的硬件、軟件以及它們之間的配合方面。關(guān)鍵字：嵌入式設(shè)備 低功耗 優(yōu)化引言 功耗問題是近幾年來人們?cè)谇度胧较到y(tǒng)的設(shè)計(jì)中普遍關(guān)注的難點(diǎn)與熱點(diǎn)，特別是對(duì)于電池供電系統(tǒng)，而且大多數(shù)嵌入式設(shè)備都有體積和質(zhì)量的約束。降低系統(tǒng)的功耗具有下面的優(yōu)點(diǎn)：（1）對(duì)于電池供電系統(tǒng)，延長(zhǎng)電池的壽命，降低用戶更換電池的周期，提高系統(tǒng)性能與降低系統(tǒng)開銷，甚

2、至能起到保護(hù)環(huán)境的作用；（2）安全的需要：例如工業(yè)現(xiàn)場(chǎng)總線設(shè)備的本安1要求，實(shí)現(xiàn)本安要求的一個(gè)重要途徑是降低系統(tǒng)的功耗；（3）降低電磁干擾：系統(tǒng)的功耗越低，電磁輻射的能量越小，對(duì)其它設(shè)備造成的干擾越小，如果所有的電子產(chǎn)品都設(shè)計(jì)成低功耗的，那么電磁兼容性設(shè)計(jì)會(huì)變得容易；（4）節(jié)能：特別是對(duì)電池供電系統(tǒng)來說，節(jié)能更為重要。 對(duì)于高性能計(jì)算機(jī)系統(tǒng)和大型服務(wù)器產(chǎn)生了大量的能量消耗.高性能計(jì)算機(jī)系統(tǒng)往往由大量的處理節(jié)點(diǎn)、大規(guī)模的存儲(chǔ)系統(tǒng)和I/O設(shè)備構(gòu)成,消耗了大量能量.能量?jī)?yōu)化對(duì)保證系統(tǒng)可靠運(yùn)行有重要作用.為了跟蹤Moore定律2,計(jì)算機(jī)產(chǎn)業(yè)的支撐技術(shù)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的工藝不斷縮放,芯片

3、的能量密度越來越大,這增加了封裝和制冷的代價(jià),能量問題成為芯片設(shè)計(jì)必須解決的問題.大型服務(wù)器系統(tǒng)的電力和制冷問題經(jīng)常是許多結(jié)點(diǎn)失效的原因之一.1本安是一種危險(xiǎn)區(qū)域的防爆技術(shù)，原理是通過限制進(jìn)入危險(xiǎn)區(qū)域電路和設(shè)備的能量2 1965年,Intel公司的締造者之一Gordon Moore在總結(jié)存儲(chǔ)器芯片的增長(zhǎng)規(guī)律時(shí)，指出“微芯片上集成的晶體管數(shù)目每十二個(gè)月翻一番”圖1：Pentium 系列處理器能量增長(zhǎng)曲線線路層、門層、體系結(jié)構(gòu)層開發(fā)了很多方法減少芯片內(nèi)部的冗余能量消耗,這包括選擇適當(dāng)?shù)木w管大小,選擇低功耗的邏輯風(fēng)格、多閾值電壓、動(dòng)態(tài)電壓縮放技術(shù)(dynamic voltage scaling,簡(jiǎn)

4、稱DVS)、冗余部件關(guān)閉技術(shù).動(dòng)態(tài)電壓縮放和冗余部件關(guān)閉技術(shù)是在系統(tǒng)的較高層次完成的節(jié)能技術(shù),可以通過硬件方法來實(shí)現(xiàn),同時(shí)通過軟件來完成部件的管理.早期的軟件低功耗管理主要由操作系統(tǒng)完成,操作系統(tǒng)負(fù)責(zé)將空轉(zhuǎn)的CPU、內(nèi)存、磁盤系統(tǒng)等關(guān)閉以達(dá)到節(jié)能的目的.隨著硬件技術(shù)的發(fā)展,產(chǎn)生了一些細(xì)粒度的節(jié)能技術(shù),例如,關(guān)閉cache行,關(guān)閉多bank3內(nèi)存系統(tǒng),關(guān)閉某些CPU部件.完成這些細(xì)粒度的控制需要對(duì)程序本身的特點(diǎn)有更全面而具體的了解,所以編譯指導(dǎo)的低功耗技術(shù)得以研究,例如,編譯指導(dǎo)的動(dòng)態(tài)電壓縮放技術(shù)、編譯指導(dǎo)的cache能量?jī)?yōu)化、編譯指導(dǎo)的適應(yīng)性處理節(jié)點(diǎn)策略、編譯指導(dǎo)的內(nèi)存系統(tǒng)管理策略3物理Ban

5、k傳統(tǒng)內(nèi)存系統(tǒng)為了保證CPU的正常工作，必須一次傳輸完CPU在一個(gè)傳輸周期內(nèi)所需要的數(shù)據(jù)。而CPU在一個(gè)傳輸周期能接受的數(shù)據(jù)容量就是CPU數(shù)據(jù)總線的位寬，單位是bit(位)。當(dāng)時(shí)控制內(nèi)存與CPU之間數(shù)據(jù)交換的北橋芯片也因此將內(nèi)存總線的數(shù)據(jù)位寬等同于CPU數(shù)據(jù)總線的位寬，而這個(gè)位寬就稱之為物理Bank(Physical Bank)的位寬1 功耗產(chǎn)生的原因 目前的集成電路工藝主要有TTL和CMOS兩大類，無論哪種工藝，電路中只要有電流通過，就會(huì)產(chǎn)生功耗。通常，集成電路的功耗分為靜態(tài)功耗和動(dòng)態(tài)功耗兩部分：當(dāng)電路的狀態(tài)沒有進(jìn)行翻轉(zhuǎn)（保持高電平或低電平）時(shí)，電路的功耗屬于靜態(tài)功耗，其大小等于電路的電壓與

6、流過的電流的乘積；動(dòng)態(tài)功耗是電路翻轉(zhuǎn)時(shí)產(chǎn)生的功耗，由于電路翻轉(zhuǎn)時(shí)存在跳變沿，在電路的翻轉(zhuǎn)瞬間，電流比較大，存在較大的動(dòng)態(tài)功耗。式（1）表示電路的功耗組成：P=V2(?)f(?)C+Pstatic （1）其中是靜態(tài)功耗，是V工作電壓，是f工作頻率，是C負(fù)載電容。?表示式中V2與f功耗相關(guān)的因素越大，功耗越大,但不是線性的。由于目前大多數(shù)電路采用CMOS工藝，靜態(tài)功耗很小，可以忽略。起主要作用的是動(dòng)態(tài)功耗，因此降低功耗從降低動(dòng)態(tài)功耗入手。2 體系結(jié)構(gòu)層降低功耗技術(shù)系統(tǒng)中的動(dòng)態(tài)能量消耗占主要部分,隨著工藝的縮放,泄漏電流的比例逐漸增大.如果不使用任何泄漏控制機(jī)制,未來的工藝中動(dòng)態(tài)能量消耗和靜態(tài)能量消

7、耗比例基本相當(dāng).計(jì)算機(jī)系統(tǒng)是由軟件和硬件組成的系統(tǒng),低功耗問題必須從軟件和硬件兩方面綜合考慮. 計(jì)算機(jī)系統(tǒng)包括中心處理器、主存和I/O設(shè)備.一般來說,磁盤設(shè)備的能量消耗要比主存和處理器的功耗大幾個(gè)量級(jí),低功耗的系統(tǒng)往往不使用磁盤系統(tǒng).內(nèi)存系統(tǒng)DRAM的能量消耗是處理器能量消耗的幾十倍到幾百倍.處理器內(nèi)部的動(dòng)態(tài)能量消耗又由時(shí)鐘系統(tǒng)、數(shù)據(jù)路徑、存儲(chǔ)系統(tǒng)和控制I/O等組成.2.1 一些重要的體系結(jié)構(gòu)層降低功耗技術(shù).(1) 動(dòng)態(tài)電壓縮放(dynamic voltage scaling,簡(jiǎn)稱DVS)降低電壓系統(tǒng)的動(dòng)態(tài)功耗和電壓成二次方關(guān)系,降低供應(yīng)電壓可以降低系統(tǒng)的動(dòng)態(tài)功耗,動(dòng)態(tài)電壓縮放在系統(tǒng)運(yùn)行時(shí)動(dòng)態(tài)

8、改變電壓.一般可以設(shè)置幾個(gè)離散電壓值,軟件可以根據(jù)需求在幾個(gè)電壓值之間進(jìn)行動(dòng)態(tài)調(diào)整.實(shí)用的處理器包括Transmeta Crusoe,Intel Xscale和AMD K6 III+.電壓切換存在一定的能量開銷和時(shí)間開銷.(2) 時(shí)鐘門(clock gating)減少切換電容時(shí)鐘系統(tǒng)的能量消耗占CPU總功耗的很大一部分,減少時(shí)鐘系統(tǒng)的切換電容對(duì)總功耗有很大的作用.一種實(shí)際有效的方法是劃分時(shí)鐘網(wǎng)絡(luò),在每個(gè)周期只允許必要的部分進(jìn)行切換.這通過時(shí)鐘門來實(shí)現(xiàn).使用時(shí)鐘門關(guān)閉的部件一般不能及時(shí)恢復(fù)正常狀態(tài),并且時(shí)鐘系統(tǒng)可能產(chǎn)生小故障,這是使用時(shí)鐘門存在的問題.如何有效地使用時(shí)鐘門關(guān)閉功能部件,如何及時(shí)地

9、將關(guān)閉的功能部件恢復(fù)到正常狀態(tài)以降低性能損失是軟件需要解決的問題.(3) 存儲(chǔ)系統(tǒng)減少切換電容CPU內(nèi)部的cache,TLB*,分支緩存占能量消耗的很大部分,DRAM的功耗又是CPU的幾十倍,磁盤設(shè)備更是重要的能量消耗源.低功耗的存儲(chǔ)系統(tǒng)對(duì)降低系統(tǒng)功耗有很大作用.除了傳統(tǒng)的多運(yùn)行模式磁盤、內(nèi)存系統(tǒng)以外,很多新的硬件技術(shù)用來解決存儲(chǔ)系統(tǒng)的運(yùn)行時(shí)功耗:新的cache技術(shù).處理器的發(fā)展集成了越來越大的芯片內(nèi)cache,大的cache造成了大量的能量消耗.在保持程序性能的前提下,功耗最優(yōu)的cache大小和結(jié)構(gòu)隨著負(fù)載的變化而變化.于是產(chǎn)生了可重配置的cache1和動(dòng)態(tài)關(guān)閉cache行的cache2,這

10、些cache設(shè)計(jì)的主要目的是減少動(dòng)態(tài)切換的電容量,降低功耗.多bank的內(nèi)存結(jié)構(gòu).為了降低訪存的切換電容量,將存儲(chǔ)結(jié)構(gòu)劃分為多個(gè)bank,每次只訪問部分部件,不使用的內(nèi)存bank可以關(guān)閉.這些動(dòng)態(tài)的存儲(chǔ)系統(tǒng)部件為存儲(chǔ)系統(tǒng)的能量?jī)?yōu)化提出了新問題,如動(dòng)態(tài)cache結(jié)構(gòu)下,如何有效利用cache,保證性能并提高能量效率?采用什么樣的方法進(jìn)行cache數(shù)據(jù)的映射?基于分頁的操作系統(tǒng)如何有效利用多bank的內(nèi)存系統(tǒng)?程序如何有效地局部化,利用多個(gè)內(nèi)存bank降低功耗?(4) 編碼和緩存減少切換因子應(yīng)用中很多計(jì)算存在重復(fù)部分,可以在功能部件中增加cache,將計(jì)算的結(jié)果保存.如果又有同樣操作數(shù)的計(jì)算,則直

11、接使用原來的值.這種方法減少了切換活動(dòng),降低了功耗.有些計(jì)算使用的操作數(shù)不需要很高的精度,低位部分就足夠了,這樣可以通過一些技術(shù)監(jiān)測(cè)冗余的高位部分,避免高位部分的計(jì)算以降低功耗3.(5) 泄漏能量減少技術(shù)泄漏能量消耗是今后工藝發(fā)展面臨的重要問題之一,泄漏控制的主要方式有:A. 輸入向量控制(IVC)B. 增加閾值電壓(MTCMOS,BBC)C. 關(guān)閉供應(yīng)電壓(power supply gating,簡(jiǎn)稱PSG)D. 動(dòng)態(tài)電壓縮放縮放內(nèi)存單元的電壓為1.5倍的閾值電壓,這樣內(nèi)存單元的內(nèi)容可以保留,同時(shí)由于在高性能工藝中的短信道效果,泄漏會(huì)隨著電壓縮放顯著減少.對(duì)于0.07m工藝,睡眠電壓近似為0

12、.3V.動(dòng)態(tài)電壓縮放方法的能量狀態(tài)轉(zhuǎn)換很快,轉(zhuǎn)換延遲0.28ns.該方法被使用在drowsy cache4中.減少泄漏能量的技術(shù)是今后低功耗研究的熱點(diǎn),上述各種泄漏控制方式適用于體系結(jié)構(gòu)層,這為編譯指導(dǎo)控制泄漏能量消耗提供了可行的途徑.* TLB是一個(gè)專用的高速緩沖器，用于存放近期經(jīng)常使用的頁表項(xiàng)，其內(nèi)容是頁表部分內(nèi)容的一個(gè)副本。TLB也常稱為快表或地址變換緩沖器3 開發(fā)部件使用的局部性系統(tǒng)中的指令類型是多種多樣的,每種指令使用的功能部件或設(shè)備都是不同的,以往的任務(wù)調(diào)度和指令調(diào)度策略很少考慮到設(shè)備類型的因素.在新的低功耗技術(shù)支持下的系統(tǒng),這些可能是關(guān)鍵的因素.程序執(zhí)行期間對(duì)設(shè)備的使用是很復(fù)雜的

13、,它可能隨時(shí)都有啟動(dòng)設(shè)備的需求,如果這些設(shè)備被過于頻繁地訪問,考慮到節(jié)能策略的時(shí)間開銷和能量損失,不是任何情況下使用節(jié)能方法都會(huì)得到收益,盡量集中一類部件或者一個(gè)部件的使用,最大化部件使用的間隔具有重要意義,這就是部件使用的局部化。圖2顯示了典型的PDA系統(tǒng)各部件間的關(guān)系.圖2：典型的PDA系統(tǒng)各部件間的關(guān)系根據(jù)這一概念,我們總結(jié)出一些方法用于低功耗編譯優(yōu)化,這些方法可能是早有研究的,也可能是尚未考慮過的.(1) 處理器部件類型局部化和設(shè)置恰當(dāng)?shù)牟考?shù)量處理器中存在多種類型的處理部件,程序運(yùn)行期間,可能使用不同類型的部件.如果在執(zhí)行指令期間,把使用同種類型部件的指令盡量集中在一起,就可以更有效

14、地使用節(jié)能策略.例如,區(qū)分使用整數(shù)部件和浮點(diǎn)部件的指令.假定有指令序列i1,f2,i3,f4,其中代表整數(shù)指令,f代表浮點(diǎn)指令.如果直接使用上面的調(diào)度方法,浮點(diǎn)指令和整數(shù)指令相互間隔,我們?cè)谶\(yùn)行期間需要對(duì)整數(shù)部件和浮點(diǎn)部件各進(jìn)行兩次能量等級(jí)切換.如果指令不相關(guān),可以調(diào)整指令序列為i1,i3,f2,f4,這樣,部件只需要各切換一次,并且增大了切換間隔的時(shí)間(指令數(shù))除了集中對(duì)部件的使用,還需要設(shè)置程序運(yùn)行需要的恰當(dāng)?shù)牟考?shù)目.在程序運(yùn)行期間,各種部件類型使用的數(shù)目是不同的,并不是總處于供需的平衡狀態(tài).我們要使用有效的方法平衡程序需求和部件數(shù)量.例如,系統(tǒng)中的取指隊(duì)列、保留站隊(duì)列等結(jié)構(gòu)的數(shù)量并不總

15、是適當(dāng)?shù)?我們可以采取一定措施在程序運(yùn)行期間關(guān)閉部分部件.過去在這方面有一些研究工作,例如,W.Zhang等人5提出,在存在多種能量模式的IALU部件的VLIW處理器中,采用編譯技術(shù)分析程序的特性,將非關(guān)鍵路徑上的指令調(diào)度到慢速IALU,以減少系統(tǒng)動(dòng)態(tài)功耗,利用輸入向量控制和能量門技術(shù)適時(shí)關(guān)閉和打開部件減少泄漏能量消耗;H.S.Kim等人6采用編譯技術(shù)在循環(huán)粒度中分析程序的IPC值,基于分析結(jié)果,動(dòng)態(tài)分配激活的IALU（整數(shù)運(yùn)算單元）7數(shù)量,降低系統(tǒng)泄漏能量消耗.(2) Cache使用的局部化和設(shè)置適當(dāng)?shù)腸ache行數(shù)目Cache是處理器中能量消耗比例很高的部分,cache使用的優(yōu)化對(duì)優(yōu)化系統(tǒng)

16、能量消耗十分重要,需要對(duì)cache的使用進(jìn)行局部化.這不單純是根據(jù)cache的大小進(jìn)行一些數(shù)據(jù)的局部性優(yōu)化,而是假定在執(zhí)行期間程序應(yīng)當(dāng)使用盡量小的cache行數(shù)目,然后將剩余的cache行關(guān)閉.這與傳統(tǒng)的基于cache的局部性優(yōu)化存在差別,一些原來的基于循環(huán)的優(yōu)化方法需要一定的修改才能得到更有效的優(yōu)化效果.設(shè)置好cache的使用數(shù)目,還要考慮cache行適時(shí)關(guān)閉和激活的策略,必須有恰當(dāng)?shù)腸ache管理方式才能減少引入的時(shí)間和能量開銷.對(duì)于cache的優(yōu)化也存在一些研究,例如,基于循環(huán)的粒度,在每個(gè)循環(huán)結(jié)束時(shí)用編譯方法插入指令關(guān)閉指令cache行,減少泄漏能量消耗.(3) 內(nèi)存使用的局部化內(nèi)存的

17、功耗占系統(tǒng)功耗的很大比例.內(nèi)存系統(tǒng)能量的優(yōu)化在很大程度上依賴于程序使用的局部性,對(duì)于多帶的內(nèi)存系統(tǒng)和多芯片系統(tǒng)的局部性優(yōu)化需要進(jìn)一步研究.例如,對(duì)多運(yùn)行模式、多帶的內(nèi)存系統(tǒng)進(jìn)行了分析,使用軟件策略優(yōu)化程序的內(nèi)存布局,降低存儲(chǔ)器的活動(dòng).(4) I/O使用的局部化對(duì)數(shù)據(jù)輸入輸出依賴很強(qiáng)的程序可以考慮進(jìn)行I/O使用的局部化.I/O局部化的可能方式是采用緩存方法,將大量小規(guī)模的I/O集中起來,這延長(zhǎng)了兩組I/O的時(shí)間,然后可能使用更積極有效的I/O節(jié)能策略.但是,這也可能造成內(nèi)存需求的增加,必須考慮整體的能量消耗,確定能量的最大收益.例如在應(yīng)用層和編譯層對(duì)非交互式應(yīng)用程序中的I/O訪問時(shí)間進(jìn)行變換,最

18、大限度地使用內(nèi)存空間緩存將來使用的數(shù)據(jù),通過延長(zhǎng)I/O的訪問間隔來提高磁盤設(shè)備可以進(jìn)行能量管理的比率.(5) 多任務(wù)多設(shè)備的調(diào)度對(duì)于運(yùn)行在多任務(wù)環(huán)境、存在多種設(shè)備的系統(tǒng),如何使用節(jié)能技術(shù)?任務(wù)的調(diào)度需要考慮對(duì)部件的使用情況,將集中使用某些部件的任務(wù)同時(shí)調(diào)度,這一般不會(huì)影響系統(tǒng)的吞吐量,并可以采取一些更有效的節(jié)能技術(shù).4 編譯低功耗技術(shù)研究的基本方法綜上所述，功耗優(yōu)化要求編譯和體系結(jié)構(gòu)密切結(jié)合，當(dāng)設(shè)計(jì)一種新的體系結(jié)構(gòu)時(shí)要充分考慮到對(duì)編譯時(shí)功耗優(yōu)化支持；在對(duì)于一個(gè)已有的體系結(jié)構(gòu)，編譯要充分利用體系結(jié)構(gòu)的各種硬件特點(diǎn)對(duì)應(yīng)用程序進(jìn)行盡可能的功耗優(yōu)化。因此，結(jié)合目前的發(fā)展趨勢(shì)，在開展體系結(jié)構(gòu)以及相應(yīng)的低

19、功耗和編譯優(yōu)化技術(shù)的研究工作中。首先要考慮幾個(gè)問題：（1）我們?cè)谠O(shè)計(jì)一種新的體系結(jié)構(gòu)時(shí)能否提出一種這樣的結(jié)構(gòu)模型，在提高性能的同時(shí)，應(yīng)考慮如何有效支持編譯時(shí)的功耗優(yōu)化，在設(shè)計(jì)技術(shù)上要做出那些擴(kuò)展和權(quán)衡？（2）如何在這種新的體系結(jié)構(gòu)模型上研究和實(shí)現(xiàn)充分綜合開發(fā)體系結(jié)構(gòu)并行性以及降低功耗的模型和算法？（3）這種模型對(duì)于實(shí)際應(yīng)用程序的性能提高與降低功耗權(quán)衡的關(guān)鍵是什么？（4）提出充分發(fā)揮體系結(jié)構(gòu)特征的并能達(dá)到降低功耗目的的相關(guān)編譯優(yōu)化的方法和技術(shù)；（5）通過對(duì)特選應(yīng)用實(shí)例（如 benchmark）的模擬和分析，評(píng)價(jià)所提出的結(jié)構(gòu)特征和相應(yīng)的編譯技術(shù)；（6）研究和形式化對(duì)以上問題的求解策略，并提出有效實(shí)

20、現(xiàn)方案；（7）對(duì)以上方法進(jìn)行實(shí)現(xiàn)，并開展驗(yàn)證結(jié)果的實(shí)驗(yàn)研究；很多降低功耗的設(shè)計(jì)可能導(dǎo)致編譯方法由以性能為中心轉(zhuǎn)移到以功耗或以功耗與性能的權(quán)衡為中心。因此，需要重新研究：1 LOOP 優(yōu)化2 過程分析和優(yōu)化3 軟件流水4指令調(diào)度5寄存器分配等通過這些新的研究來觀察性能與功耗的影響，提出有效降低功耗的編譯和runtime 軟件技術(shù)以及實(shí)現(xiàn)方法。參考資料：1 Zhang CJ, Vahid F, Najjar W. A highly configurable cache architecture for embedded systems. In: ACM ed. Proc. of the 30th

21、Annual Intl Symp. on Computer Architecture. New York: ACM Press, 2003. 111.2 Witchel E, Asanovi K. The span cache: Software controlled tag checks and cache line size. In: IEEE ed. Proc. of the 28th ISCA, Workshop on Complexity-Effective Design. Washington: IEEE Computer Society Press, 2001. 112.3 Br

22、ooks D, Martonosi M. Dynamically exploiting narrow width operands to improve processor power and performance. In: IEEE ed. Proc. of the 5th Intl Symp. on High Performance Computer Architecture. Washington: IEEE Computer Society Press, 1999. 110.4 Flautner K, Kim NS, Martin S, Blaauw D, Mudge T. Drow

23、sy caches: Simple techniques for reducing leakage power. In: IEEE, ed. Proc. of the 29th Annual Intl Symp. on Computer Architecture. Washington: IEEE Computer Society Press, 2002. 148157.5 Zhang W, Vijaykrishnan N, Kandemir M, Irwin MJ, Duarte MJ, Tsai Y-T. Exploiting VLIW schedule slacks for dynami

24、c and leakage energy reduction. In: IEEE, ed. Proc. of the 34th Annual Intl Symp. on Microarchitecture (MICRO-34). Washington: IEEE Computer Society, 2001. 102113.6 Kim HS, Vijaykrishnan N, Kandemir M, Irwin MJ. Adapting instruction level parallelism for optimizing leakage in VLIW architectures. In:

25、 ACM, ed. Proc. of the Languages, Compilers, and Tools for Embedded Systems (LCTES 2003). New York: ACM Press, 2003. 275283.7 Maikel Kokaly-Bannourah 用VisualDSP+開發(fā)TigerSHARC DSP多處理器系統(tǒng)簡(jiǎn)介Analog Devices公司DSP器件和開發(fā)工具的使用技術(shù)指南 April. 4th. 20038 YI Hui-Zhan YANG Xue-Jun . Energy Efficiency of Microarchitectures In High-Perfor