時序邏輯電路分析舉例_第1頁
時序邏輯電路分析舉例_第2頁
時序邏輯電路分析舉例_第3頁
時序邏輯電路分析舉例_第4頁
時序邏輯電路分析舉例_第5頁
已閱讀5頁,還剩1頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、時序邏輯電路分析例題1、 分析下圖時序邏輯電路。解:1、列出驅(qū)動方程:2、列出狀態(tài)方程:將驅(qū)動方程代入JK觸發(fā)器的特性方程得:3、列出輸出方程:4、列出狀態(tài)轉(zhuǎn)換表:(1)當A=1時:根據(jù):;得:(2)當A=0時:根據(jù):;得:5、畫狀態(tài)轉(zhuǎn)換圖:6、說明電路實現(xiàn)的邏輯功能:此電路是一個可逆4進制(二位二進制)計數(shù)器,CLK是計數(shù)脈沖輸入端,A是加減控制端,Y是進位和借位輸出端。當控制輸入端A為低電平0時,對輸入的脈沖進行加法計數(shù),計滿4個脈沖,Y輸出端輸出一個高電平進位信號。當控制輸入端A為高電平1時,對輸入的脈沖進行減法計數(shù),計滿4個脈沖,Y輸出端輸出一個高電平借位信號。2、如圖所示時序邏輯電路

2、,試寫出驅(qū)動方程、狀態(tài)方程,畫出狀態(tài)圖,說明該電路的功能。解:驅(qū)動方程 狀態(tài)方程輸出方程 1、 狀態(tài)轉(zhuǎn)換表,如表所示。狀態(tài)轉(zhuǎn)換圖,略。 XZ0000100011000100010110001001001010001100111110002、 這是一個3進制加減計數(shù)器,當X=0時為加計數(shù)器,計滿后通過Z向高位進位;X=1時為減計數(shù)器,計滿后通過Z向高位借位;能自啟動。例3、分析下圖所示的計數(shù)器電路(設(shè)初始狀態(tài)是0),要求(1) 畫出狀態(tài)轉(zhuǎn)換圖。(2) 畫出時序圖。(3) 說明是多少進制計數(shù)器。1J1KC1QFF01J1KC1QFF11CPQ0Q1答:(1)(2)時序圖CPQ0Q14、分析下圖所示時序邏輯電路,寫出電路的驅(qū)動方程、狀態(tài)方程和輸出方程,畫出電路的狀態(tài)轉(zhuǎn)換圖,說明電路實現(xiàn)的的邏輯功能。A為輸入變量。解:(1)列寫方程驅(qū)動方程:觸發(fā)器的驅(qū)動方程為: (2)列寫方程驅(qū)動方程:觸發(fā)器的特性方程為:將驅(qū)動方程代入特性方程可得狀態(tài)方程為:(3)列寫輸出方程: (4)列出狀態(tài)轉(zhuǎn)換表:當A=1時:根據(jù):;得:當A=0時:根據(jù):;得:(5)畫狀態(tài)轉(zhuǎn)換圖:(6)說明電路實現(xiàn)的邏輯功能:(2分)此電路是一個可逆4進制計數(shù)器,CLK是計數(shù)脈沖輸入端,A是加減控制端,Y是進位和借位輸出端。當控制輸入端A為低電平0時,對輸入的脈沖進行加法計數(shù),計滿4個脈沖,Y輸出端輸出一個高電平進位信號。當控制

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論