基于MCU控制的步進(jìn)電機(jī)驅(qū)動器設(shè)計_圖文

1、 中國民航大學(xué)本科生畢業(yè)設(shè)計（論文） The internal voltage reference circuit consists of a 1.2 V, 15 ppm/ ° C (typical bandgap voltage reference generator and a gain-of-two output buffer amplifier. The internal reference may be routed via the VREF pin to external system components or to the VREFA input pin shown

2、in Figure 10.1. Bypass capacitors of 0.1 F and 4.7 F are recom mended from the VREF pin to AGND, as shown in Figure 10.1. See Table 10.1 for voltage reference specifications. The VREFA pin provides a voltage reference input for ADC0 and ADC1. ADC0 may also reference the DAC0 out put internally, and

3、ADC1 may reference the analog power supply voltage, via the VREF multiplexers shown in Figure 10.1. The Reference Control Register, REF0CN (defined in Figure 10.2 enables/disables the internal reference generator and selects the reference inputs for ADC0 and ADC1. The BIASE bit in REF0CN enables the

4、 on-board reference generator while the REFBE bit enables the gain-of-two buffer amplifier which drives the VREF pin. When disabled, the supply current drawn by the bandgap and buffer amplifier falls to less than 1 A (typical and the output of the buffer amplifier enters a high impedance state. If t

5、he internal bandgap is used as the reference voltage generator, BIASE and REFBE must both be set to 1 (this includes any time a DAC is used. If the internal reference is not used, REFBE may be set to logic 0. Note that the BIASE bit must be set to logic 1 if either ADC is used, regardless of whether

6、 the voltage reference is derived from the onchip reference or supplied by an off-chip source. If neither the ADC nor the DAC are being used, both of these bits can be set to logic 0 to conserve power. Bits AD0VRS and AD1VRS select the ADC0 and ADC1 voltage reference sources, respectively. The elect

7、rical specifications for the Voltage Reference are given in Table 10.1 The temperature sensor connects to the highest order input of the ADC0 input multiplexer (see Section “5.1. Analog Multiplexer and PGA” on page 43 for C8051F020/1 devices, or Section “6.1. Analog Multiplexer and PGA” on page 59 f

8、or C8051F022/3 devices. The TEMPE bit within REF0CN enables and disables the temperature sensor. While disabled, the temperature sensor defaults to a high impedance state and any A/D measurements performed on the sensor while disabled result in undefined data. - 42 - 中國民航大學(xué)本科生畢業(yè)設(shè)計（論文） 附錄 C：外文資料翻譯譯文部

9、分 C8051F020 12 位電壓輸出 DAC 每個 C8051F020/1/2/3 器件都有兩個片內(nèi) 12 位電壓方式數(shù) /模轉(zhuǎn)換器（ DAC）。 每個 DAC 的輸出擺幅均為 0V 到（ VREF-1LSB） ，對應(yīng)的輸入碼范圍是 0x000 到 0xFFF。 可以用對應(yīng)的控制寄存器 DAC0CN 和 DAC1CN 使能/禁止 DAC0 和 DAC1。 在被禁止時，DAC 的輸出保持在高阻狀態(tài)，DAC 的供電電流降到 1A 或更小。每 個 DAC 的電壓基準(zhǔn)在 VREFD（C8051F020/2）或 VREF（C8051F021/3）引腳提供。 注意：C8051F021/3 的 VREF

10、 引腳可以由內(nèi)部電壓基準(zhǔn)或一個外部源驅(qū)動。如果使 用內(nèi)部電壓基準(zhǔn)，為了使 DAC 輸出有效，該基準(zhǔn)必須被使能。有關(guān)配置 DAC 電壓 基準(zhǔn)的詳細(xì)信息， 見 “9. 電壓基準(zhǔn) （ C8051F020/2）”或“10.電壓基準(zhǔn) （ C8051F021/3）”。 1. DAC 輸出更新 每個 DAC 都具有靈活的輸出更新機(jī)制， 允許無縫的滿度變化并支持無抖動輸出 更新， 適合于波形發(fā)生器應(yīng)用。 下面的描述都是以 DAC0 為 例 ， DAC1 的操作與 DAC0 完全相同。 注意： 讀 DAC0L 返回預(yù)鎖存數(shù)據(jù)， 所讀值是最后寫入到該寄存器的數(shù)據(jù) ， 而不是 DAC0L 鎖存器中的值。 1.1 根

11、據(jù)軟件命令更新輸出 在缺省方式下（DAC0CN.4:3 =00） ， DAC0 的輸出在寫 DAC0 數(shù)據(jù)寄存器高字 節(jié)（DAC0H）時更新。注意：寫 DAC0L 時數(shù)據(jù)被保持，對 DAC0 輸出沒有影響， 直到對 DAC0H 的寫操作發(fā)生。 如果向 DAC 數(shù)據(jù)寄存器寫入一個 12 位字， 則 12 位 的數(shù)據(jù)字被寫到低字節(jié) （DAC0L）和高字節(jié)（ DAC0H）數(shù)據(jù)寄存器。在寫 DAC0H 寄 存器后數(shù)據(jù)被鎖存到 DAC0。因此，如果需要 12 位分辨率，應(yīng)在寫入 DAC0L 之后 寫 DAC0H。DAC 可被用于 8 位方式，這種情況是將 DAC0L 初始化一個所希望的 數(shù)值（通常為 0

12、x00） ，將數(shù)據(jù)只寫入 DAC0H（有 關(guān)在 16 位 SFR 空間內(nèi)對 12 位 DAC 數(shù)據(jù)字格式化的說明見 8.2 節(jié) ） 。 1.2 基于定時器溢出的輸出更新 在 ADC 轉(zhuǎn)換操作中，ADC 轉(zhuǎn)換可以由定時器溢出啟動，不用處理器干預(yù)。與之類 似，DAC 的輸出更新也可以用定時器溢出事件觸發(fā)。這一特點在用 DAC 產(chǎn)生一個 - 43 - 中國民航大學(xué)本科生畢業(yè)設(shè)計（論文） 固定采樣頻率的波形時尤其有用， 可以消除中斷響應(yīng)時間不同和指令執(zhí)行時間不同對 DAC 輸出時序的影響。當(dāng) DAC0MD 位（DAC0CN.4:3）被設(shè)置為01、10或 11時，對 DAC 數(shù)據(jù)寄存器的寫操作被保持，直

13、到相應(yīng)的定時器溢出事件（分別 為定時器 3、定時器 4 或定時器 2）發(fā)生時 DAC0H:DAC0L 的內(nèi)容才被復(fù)制到 DAC 輸入鎖存器，允許 DAC 數(shù)據(jù)改變?yōu)樾轮怠?2 DAC 輸出定標(biāo)/調(diào)整 在某些情況下， 對 DAC0 進(jìn)行寫入操作之前應(yīng)對輸入數(shù)據(jù)移位， 以正確調(diào)整 DAC 輸 入寄存器中的數(shù)據(jù)。這種操作一般需要一個或多個裝入和移位指令，因而增加軟件開 銷和降低 DAC 的數(shù)據(jù)通過率。為了減少這方面的負(fù)擔(dān)，數(shù)據(jù)格式化功能為用戶提供 了一種能對數(shù)據(jù)寄存器 DAC0H 和 DAC0L 中的數(shù)據(jù)格式編程的手段。 三個 DAC0DF 位（DAC0CN.2:0）允許用戶在 5 種數(shù)據(jù)字格式指定

14、一種，見 DAC0CN 寄存器定 義。DAC1 的功能與上述 DAC0 的功能完全相同。表 8.1 給出了 DAC0 和 DAC1 的 電氣特性。 電壓基準(zhǔn)（C8051F020/2） 電壓基準(zhǔn)電路為控制 ADC 和 DAC 模塊工作提供了靈活性。 有三個電壓基準(zhǔn)輸 入引腳，允許每個 ADC 和兩個 DAC 使用外部電壓基準(zhǔn)或片內(nèi)電壓基準(zhǔn)輸出。通過配 置 VREF 模擬開關(guān)，ADC0 還可以使用 DAC0 的輸出作為內(nèi)部基準(zhǔn)，ADC1 可以使用模 擬電源電壓作為基準(zhǔn)，見圖 9.1。 內(nèi)部電壓基準(zhǔn)電路由一個 1.2V、15ppm/（典型值）的帶隙電壓基準(zhǔn)發(fā)生器 和一個兩倍增益的輸出緩沖放大器組成。

15、內(nèi)部基準(zhǔn)電壓可以通過 VREF 引腳連到應(yīng)用 系統(tǒng)中的外部器件或圖 9.1 所示的電壓基準(zhǔn)輸入引腳。建議在 VREF 引腳與 AGND 之 間接入 0.1 F 和 4.7 F 的旁路電容，如圖 9.1 所示。 基準(zhǔn)電壓控制寄存器 REF0CN（見圖 9.2）使能/禁止內(nèi)部基準(zhǔn)發(fā)生器和選擇 ADC0、ADC1 的基準(zhǔn)輸入。REF0CN 中的 BIASE 位使能片內(nèi)電壓基準(zhǔn)發(fā)生器，而 REFBE 位使能驅(qū)動 VREF 引腳的緩沖放大器。當(dāng)被禁止時，帶隙基準(zhǔn)和緩沖放大器消耗的電 流小于 1A（典型值），緩沖放大器的輸出進(jìn)入高阻狀態(tài)。如果要使用內(nèi)部帶隙基 準(zhǔn)作為基準(zhǔn)電壓發(fā)生器， 則 BIASE 和 R

16、EFBE 位必須被置 1。 如果不使用內(nèi)部基準(zhǔn) ， REFBE 位可以被清0。注意：如果使用 ADC 或 DAC，則不管電壓基準(zhǔn)取自片內(nèi)還 是片外，BIASE 位必須被置為邏輯1。如果既不使用 ADC 也不使用 DAC，則這兩 - 44 - 中國民航大學(xué)本科生畢業(yè)設(shè)計（論文） 位都應(yīng)被清0以節(jié)省功耗。AD0VRS 和 AD1VRS 位分別用于選擇 ADC0 和 ADC1 的 電壓基準(zhǔn)源。表 9.1 給出了電壓基準(zhǔn)的電氣特性。 溫度傳感器接在 ADC0 輸入多路開關(guān)的最后一個輸入端（詳見“5.1 模擬多路開 關(guān)和 PGA（C8051F020/1）”或“6.1 模擬多路開關(guān)和 PGA（C8051F

17、022/3）”）。REF0CN 中的 TEMPE 位用于使能和禁止溫度傳感器。當(dāng)被禁止時，溫度傳感器為缺省的高阻 狀態(tài)，此時對溫度傳感器的任何 A/D 測量結(jié)果都是無意義的。 電壓基準(zhǔn)（C8051F021/3） 內(nèi)部電壓基準(zhǔn)電路由一個 1.2V、15ppm/（典型值）的帶隙電壓基準(zhǔn)發(fā)生器和 一個兩倍增益的輸出緩沖放大器組成。內(nèi)部基準(zhǔn)電壓可以通過 VREF 引腳連到應(yīng)用系 統(tǒng)中的外部器件或圖 10.1 所示的 VREFA 輸入引腳。建議在 VREF 引腳與 AGND 之間 接入 0.1 F 和 4.7 F 的旁路電容，如圖 10.1 所示。 VREFA 引腳為 ADC0 和 ADC1 提供電壓基

18、準(zhǔn)輸入。 通過配置 VREF 模擬開關(guān)， ADC0 還可以使用 DAC0 的輸出作為內(nèi)部基準(zhǔn)， ADC1 可以通過 VREF 多路開關(guān)使用模擬電源 電壓作為基準(zhǔn)，見圖 10.1。 基準(zhǔn)電壓控制寄存器 REF0CN（見圖 10.2）提供了使能/禁止內(nèi)部基準(zhǔn)發(fā)生器和選 擇 ADC0、ADC1 基準(zhǔn)輸入的手段。REF0CN 中的 BIASE 位控制片內(nèi)電壓基準(zhǔn)發(fā)生器工 作，而 REFBE 位控制驅(qū)動 VREF 引腳的緩沖放大器。當(dāng)被禁止時，帶隙基準(zhǔn)和緩沖放 大器消耗的電流小于 1A（典型值），緩沖放大器的輸出進(jìn)入高阻狀態(tài)。如果要使 用內(nèi)部帶隙基準(zhǔn)作為基準(zhǔn)電壓發(fā)生器，則 BIASE 和 REFBE 位必須被置1。如果不 使用內(nèi)部基準(zhǔn)，REFBE 位必須被清0。注意：如果使用 ADC 或 DAC，則不管電壓 基準(zhǔn)取自片內(nèi)還是片外，BIASE 位必須被