實驗1TTL集成邏輯門的邏輯功能與參數測試

1、一、實驗目的1、掌握TTL集成與非門的邏輯功能和主要參數的測試方法2、掌握TTL器件的使用規(guī)則 3、進一步熟悉數字電路實驗裝置的結構，基本功能和使用方法二、實驗原理本實驗采用雙四輸入與非門74LS20，即在一塊集成塊內含有兩個互相獨立的與非門，每個與非門有四個輸入端。其邏輯框圖、符號及引腳排列如圖1(a)、(b)、(c)所示。(b) （a） (c) 圖1 74LS20邏輯框圖、邏輯符號及引腳排列 1、與非門的邏輯功能與非門的邏輯功能是：當輸入端中有一個或一個以上是低電平時，輸出端為高電平；只有當輸入端全部為高電平時，輸出端才是低電平（即有“0”得“1”，全“1”得“0”。）其邏輯表達式為 Y

2、2、TTL與非門的主要參數 (1) 輸出低電平VOL：輸出低電平是指與非門的所有輸入端都接高電平時的輸出電平值。測試電路如圖2（a）所示。（2）輸出高電平VOH：輸出高電平是指與非門有一個以上輸入端接低電平時的輸出電平值。測試電路如圖2（b）所示。+5VVOL+5VVOH（a）（b）圖2 VOH、VOL測試電路圖 (3)低電平輸出電源電流ICCL和高電平輸出電源電流ICCH 與非門處于不同的工作狀態(tài)，電源提供的電流是不同的。ICCL是指所有輸入端懸空，輸出端空載時，電源提供器件的電流。ICCH是指輸出端空截，每個門各有一個以上的輸入端接地，其余輸入端懸空，電源提供給器件的電流。通常ICCLIC

3、CH，它們的大小標志著器件靜態(tài)功耗的大小。 器件的最大功耗為PCCLVCCICCL。手冊中提供的電源電流和功耗值是指整個器件總的電源電流和總的功耗。ICCL和ICCH測試電路如圖3(a)、(b)所示。注意：TTL電路對電源電壓要求較嚴，電源電壓VCC只允許在5V±10的范圍內工作，超過5.5V將損壞器件；低于4.5V器件的邏輯功能將不正常。 (a) (b) (c) (d)圖3 TTL與非門靜態(tài)參數測試電路圖 (4)低電平輸入電流IiL和高電平輸入電流IiH。IiL是指被測輸入端接地，其余輸入端懸空，輸出端空載時，由被測輸入端流出的電流值。在多級門電路中，IiL相當于前級門輸出低電平時

4、，后級向前級門灌入的電流，因此它關系到前級門的灌電流負載能力，即直接影響前級門電路帶負載的個數，因此希望IiL小些。IiH是指被測輸入端接高電平，其余輸入端接地，輸出端空載時，流入被測輸入端的電流值。在多級門電路中，它相當于前級門輸出高電平時，前級門的拉電流負載，其大小關系到前級門的拉電流負載能力，希望IiH小些。由于IiH較小，難以測量，一般免于測試。 IiL與IiH的測試電路如圖3(c)、(d)所示。 (5)扇出系數NO扇出系數NO是指門電路能驅動同類門的個數，它是衡量門電路負載能力的一個參數，TTL與非門有兩種不同性質的負載，即灌電流負載和拉電流負載，因此有兩種扇出系數，即低電平扇出系數

5、NOL和高電平扇出系數NOH。通常IiHIiL，則NOHNOL，故常以NOL作為門的扇出系數。NOL的測試電路如圖4所示，門的輸入端全部懸空，輸出端接灌電流負載RL，調節(jié)RL使IOL增大，VOL隨之增高，當VOL達到VOLm（手冊中規(guī)定低電平規(guī)范值0.4V）時的IOL就是允許灌入的最大負載電流，則 通常NOL8 (6)電壓傳輸特性門的輸出電壓vO隨輸入電壓vi而變化的曲線vof(vi) 稱為門的電壓傳輸特性，通過它可讀得門電路的一些重要參數，如輸出高電平 VOH、輸出低電平VOL、關門電平VOff、開門電平VON、閾值電平VT 及抗干擾容限VNL、VNH等值。測試電路如圖5所示，采用逐點測試法

6、，即調節(jié)RW，逐點測得Vi及VO，然后繪成曲線。 圖4 扇出系數測試電路 圖5 傳輸特性測試電路 (7)平均傳輸延遲時間tpdtpd是衡量門電路開關速度的參數，它是指輸出波形邊沿的0.5Vm至輸入波形對應邊沿0.5Vm點的時間間隔，如圖6所示。 (a) 傳輸延遲特性 (b) tpd的測試電路 圖6圖6(a)中的tpdL為導通延遲時間，tpdH為截止延遲時間，平均傳輸延遲時間為 tpd的測試電路如圖6(b)所示，由于TTL門電路的延遲時間較小，直接測量時對信號發(fā)生器和示波器的性能要求較高，故實驗采用測量由奇數個與非門組成的環(huán)形振蕩器的振蕩周期T來求得。 其工作原理是：假設電路在接通電源后某一瞬間

7、，電路中的A點為邏輯“1”，經過三級門的延遲后，使A點由原來的邏輯“1”變?yōu)檫壿嫛?”；再經過三級門的延遲后，A點電平又重新回到邏輯“1”。電路中其它各點電平也跟隨變化。說明使A點發(fā)生一個周期的振蕩，必須經過6 級門的延遲時間。因此平均傳輸延遲時間為 TTL電路的tpd一般在10nS40nS之間。74LS20主要電參數規(guī)范如表1所示表1 參數名稱和符號規(guī)范值單位測 試 條 件直流參數導通電源電流ICCL14mAVCC5V，輸入端懸空，輸出端空載截止電源電流ICCH7mAVCC5V，輸入端接地，輸出端空載低電平輸入電流IiL1.4mAVCC5V，被測輸入端接地，其他輸入端懸空，輸出端空載高電平輸

8、入電流IiH50AVCC5V，被測輸入端Vin2.4V，其他輸入端接地，輸出端空載。1mAVCC5V，被測輸入端Vin5V，其他輸入端接地，輸出端空載。輸出高電平VOH2.4VVCC5V，被測輸入端Vin0.8V，其他輸入端懸空，IOH400A。輸出低電平VOL0.4VVCC5V，輸入端Vin2.0V，IOL12.8mA。扇出系數NO8交流參數平均傳輸延遲時間tpd20nsVCC5V，被測輸入端輸入信號：Vin3.0V，f2MHz。三、實驗設備與器件 1、+5V直流電源 2、邏輯電平開關 3、邏輯電平顯示器 4、直流數字電壓表 5、直流毫安表 6、直流微安表7、74LS20×2、1K

9、、10K電位器，200電阻器(0.5W)四、實驗內容在合適的位置選取一個14P插座，按定位標記插好74LS20集成塊。1、74LS20主要參數的測試 (1)分別按圖2、3、4、6(b)接線并進行測試，將測試結果記入表2中。表2VOH(V)VOL(V)ICCL(mA)ICCH(mA)IiL(mA)IOL(mA)tpd = T/6(ns)4.390.1651.360.900.2216.173.18 33(2)接圖5接線，調節(jié)電位器RW，使vi從OV向高電平變化，逐點測量vi和vO的對應值，記入表3中。 表3Vi(V)0 0.20.40.60.81.01.52.02.53.03.54.0VO(V)4

10、.304.394.404.394.282.741.840.160.160.160.160.162 驗證TTL集成與非門74LS20的邏輯功能（1） 通過測試與非門輸出電壓進行驗證。按圖7接線，與非門的四個輸入端接邏輯開關輸出插口，以提供“0”與“1”電平信號，開關向上，輸出邏輯“1”，向下為邏輯“0”。用萬用表測量與非門的輸出端電壓。按表4的五種情況逐個驗證集成塊中兩個與非門的邏輯功能。將所測電壓填入表4右端。74LS20有4個輸入端，有16個最小項，在實際測試時，只要通過對輸入1111、0111、1011、1101、1110五項進行檢測就可判斷其邏輯功能是否正常。 表4輸入輸 出AnBnCn

11、DnY1（V）Y2（V）11110.030.0301114.44.410114.44.411014.44.411104.44.4接邏輯開關+5V圖7 測電壓驗證與非門邏輯功能邏輯圖(2) 通過觀察與非門輸入輸出電壓波形進行驗證。+5V&ViVo&+5VViVo(a) （b) 圖8 測波形驗證與非門邏輯功能圖 分別按圖8(a)、(b)接線，將其中一個輸入端接信號發(fā)生器TTL方波（頻率為1kHz），用示波器觀察兩種電路的輸入輸出波形，記錄于圖9(a)、(b)。VottViVottVi (a) (b) 圖9 波形圖五、集成電路芯片簡介數字電路實驗中所用到的集成芯片都是雙列直插式的，其

12、引腳排列規(guī)則如圖1所示。識別方法是：正對集成電路型號（如74LS20）或看標記（左邊的缺口或小圓點標記），從左下角開始按逆時針方向以1，2，3，依次排列到最后一腳（在左上角）。在標準形TTL集成電路中，電源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20為14腳芯片，14腳為VCC，7腳為GND。若集成芯片引腳上的功能標號為NC，則表示該引腳為空腳，與內部電路不連接。六、TTL集成電路使用規(guī)則1、接插集成塊時，要認清定位標記，不得插反。2、電源電壓使用范圍為4.5V5.5V之間，實驗中要求使用Vcc5V。電源極性絕對不允許接錯。3、閑置輸入端處理方法 (1) 懸空，相當于正邏

13、輯“1”，對于一般小規(guī)模集成電路的數據輸入端，實驗時允許懸空處理。但易受外界干擾，導致電路的邏輯功能不正常。因此，對于接有長線的輸入端，中規(guī)模以上的集成電路和使用集成電路較多的復雜電路，所有控制輸入端必須按邏輯要求接入電路，不允許懸空。 (2) 直接接電源電壓VCC（也可以串入一只110K的固定電阻）或接至某一固定電壓(2.4V4.5V)的電源上， 或與輸入端為接地的多余與非門的輸出端相接。 (3) 若前級驅動能力允許，可以與使用的輸入端并聯。4、輸入端通過電阻接地，電阻值的大小將直接影響電路所處的狀態(tài)。當R680時，輸入端相當于邏輯“0”；當R4.7 K時，輸入端相當于邏輯“1”。對于不同系

14、列的器件，要求的阻值不同。5、輸出端不允許并聯使用（集電極開路門(OC)和三態(tài)輸出門電路(3S)除外）。否則不僅會使電路邏輯功能混亂，并會導致器件損壞。 6、輸出端不允許直接接地或直接接5V電源，否則將損壞器件，有時為了使后級電路獲得較高的輸出電平，允許輸出端通過電阻R接至Vcc，一般取R35.1 K。七、實驗報告總結1.實驗所測數據要填入相應表格,所畫波形要標出幅值和周期，并標出單位。（單位和畫圖在上面所示） 原波形 圖（a）接線波形 圖（B）接線波形單位圖像2、畫出實測的電壓傳輸特性曲線，并從中讀出各有關參數值。由圖像可以的出：開門電平Von為2V左右，關門電平Voff為1.4V左右，輸出高電平Voh為4.4V左右，輸出低電平Vol為0.16V左右。3、記錄、整理實驗結果，并對結果進行分析。 結果在誤差范圍之內，結果符合與非門的邏輯功能，實驗結果成立。各項數據結果如上所示4、實驗總結及體會。 實驗總結：1、 通過實驗，可以得出TTL集成邏輯門（與非門）的邏輯功能，實驗測得結果如表達式所示： Y=（a+b+c+d）2、 從實驗圖像放大仔細觀察可得，圖像輸出波形與原來波形有極微小延時，符合實際情況3、 通過主要參數的測量，可以得出扇出系數為73.18，說明該集成塊的負載能力大，tpd說明平均延時時