計(jì)數(shù)器的原理

1、計(jì)數(shù)器的原理計(jì)數(shù)器是數(shù)字電路中廣泛使用的邏輯部件，是時(shí)序邏輯電路中最重要的邏輯部件之一。計(jì)數(shù)器除用于對(duì)輸入脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)外，還可以用于分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖等。計(jì)數(shù)器按計(jì)數(shù)脈沖的作用方式分類(lèi)，有同步計(jì)數(shù)器和異步計(jì)數(shù)器；按功能分類(lèi)，有加法計(jì)數(shù)器、減法計(jì)數(shù)器和既具有加法又有減法的可逆計(jì)數(shù)器；按計(jì)數(shù)進(jìn)制的不同，又可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器。一、計(jì)數(shù)器的工作原理1、二進(jìn)制計(jì)數(shù)器（1）異步二進(jìn)制加法計(jì)數(shù)器 圖1所示為用JK觸發(fā)器組成的4位異步二進(jìn)制加法計(jì)數(shù)器邏輯圖。圖中4個(gè)觸發(fā)器F0F3均處于計(jì)數(shù)工作狀態(tài)。計(jì)數(shù)脈沖從最低位觸發(fā)器F0的CP端輸入，每輸入一個(gè)計(jì)數(shù)脈沖，F(xiàn)0的狀態(tài)

2、改變一次。低位觸發(fā)器的Q端與高位觸發(fā)器的CP端相連。每當(dāng)?shù)臀挥|發(fā)器的狀態(tài)由1變0時(shí)，即輸出一負(fù)跳變脈沖時(shí)，高位觸發(fā)器翻轉(zhuǎn)。各觸發(fā)器置0端RD并聯(lián)，作為清0端，清0后，使觸發(fā)器初態(tài)為0000。當(dāng)?shù)谝粋€(gè)計(jì)數(shù)脈沖輸入后，脈沖后沿使F0的Q0由0變1，F(xiàn)1、F2、F3均保持0態(tài)，計(jì)數(shù)器的狀態(tài)為0001；當(dāng)圖1 4位異步二進(jìn)制加法計(jì)數(shù)器第二個(gè)計(jì)數(shù)脈沖輸入后，Q0由1變?yōu)?，但Q0的這個(gè)負(fù)跳變加至F1的CP端，使Q1由0變?yōu)?，而此時(shí)F3、F2仍保持0狀態(tài)，計(jì)數(shù)器的狀態(tài)為0010。依此類(lèi)推，對(duì)于F0來(lái)說(shuō)，每來(lái)一個(gè)計(jì)數(shù)脈沖后沿，Q0的狀態(tài)就改變，而對(duì)于F1、F2、F3來(lái)說(shuō)，則要看前一位輸出端Q是否從1跳到0

3、，即后沿到來(lái)時(shí)，其輸出端的狀態(tài)才改變，否則Q1、Q2、Q3端的狀態(tài)同前一個(gè)狀態(tài)一樣。這樣在第15個(gè)計(jì)數(shù)脈沖輸入后，計(jì)數(shù)器的狀態(tài)為1111，第16個(gè)計(jì)數(shù)脈沖輸入，計(jì)數(shù)器恢復(fù)為0000。由上述分析可知，一個(gè)4位二進(jìn)制加法計(jì)數(shù)器有24=16種狀態(tài)，每經(jīng)過(guò)十六個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的狀態(tài)就循環(huán)一次。通常把計(jì)數(shù)器的狀態(tài)數(shù)稱(chēng)之為計(jì)數(shù)器的進(jìn)制數(shù)（或稱(chēng)計(jì)數(shù)器的模），因此，4位二進(jìn)制計(jì)數(shù)器也可稱(chēng)之為1位十六進(jìn)制（模16）計(jì)數(shù)器。表1所示為4位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表。計(jì)數(shù)脈沖和各觸發(fā)器輸出端的波形如圖2所示。圖2直觀地反映出最低位觸發(fā)器Q0在CP脈沖后沿觸發(fā)，而各高位觸發(fā)器又是在相鄰低位觸發(fā)器輸出波形的后沿觸發(fā)。從

4、圖中還可以看出每經(jīng)過(guò)一級(jí)觸發(fā)器，脈沖波形的周期就增加1倍，即頻率降低一半，則從Q0引出的脈沖對(duì)計(jì)數(shù)脈沖為兩（21）分頻，從Q1引出的脈沖對(duì)計(jì)數(shù)脈沖為四（22）分頻，依此類(lèi)推，從n位觸發(fā)器輸出端Qn引出的脈沖對(duì)計(jì)數(shù)脈沖為2n分頻，因此，計(jì)數(shù)器可以用于分頻電路。對(duì)異步二進(jìn)制加法計(jì)數(shù)器的特點(diǎn)歸納如下：1）計(jì)數(shù)器由若干個(gè)計(jì)數(shù)型觸發(fā)器所組成，各觸發(fā)器之間的連接方式取決于觸發(fā)器的類(lèi)型。如由脈沖下降沿觸發(fā)的觸發(fā)器組成，則進(jìn)位信號(hào)從Q端引出，如用脈沖上升沿觸發(fā)的觸發(fā)器構(gòu)成計(jì)數(shù)器，則進(jìn)位信號(hào)從端引出。2）n個(gè)觸發(fā)器具有2n個(gè)狀態(tài)，其計(jì)數(shù)容量（即能記住的最大二進(jìn)制數(shù)）為2n-1。表1 4位異步二進(jìn)制加法計(jì)數(shù)器狀態(tài)

5、表計(jì)數(shù)脈沖數(shù)四位觸發(fā)器狀態(tài)對(duì)應(yīng)的十進(jìn)制數(shù)Q3 Q2 Q1 Q00123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00123456789101112131415163）圖1所示的二進(jìn)制計(jì)數(shù)器的CP脈沖只加到最低位觸發(fā)器，其他各位觸發(fā)器則由相鄰低位觸發(fā)器的進(jìn)位脈沖來(lái)觸發(fā)，因此其狀態(tài)的變換有先有后，是異步的，其計(jì)數(shù)的速度難以提高。圖2 4位二進(jìn)制加法計(jì)數(shù)器工作波形（2）

6、同步二進(jìn)制加法計(jì)數(shù)器 同步二進(jìn)制計(jì)數(shù)器是用計(jì)數(shù)脈沖同時(shí)去觸發(fā)計(jì)數(shù)器中各觸發(fā)器的CP端，使各觸發(fā)器的狀態(tài)變換與計(jì)數(shù)脈沖同步，不存在各觸發(fā)器之間的進(jìn)位傳輸延遲，因而計(jì)數(shù)速度高。同步二進(jìn)制加法計(jì)數(shù)器與異步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表和工作波形都相同。如果計(jì)數(shù)器是由脈沖下降沿觸發(fā)的四個(gè)JK觸發(fā)器組成，根據(jù)表1可得出各位觸發(fā)器的J、K端的邏輯關(guān)系式。1）第一位觸發(fā)器F0，每來(lái)一個(gè)計(jì)數(shù)脈沖就翻轉(zhuǎn)一次，故J0=K0=1；2）第二位觸發(fā)器F1，在Q0=1時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖才翻轉(zhuǎn)，故J1=K1=Q0；3）第三位觸發(fā)器F2，在Q1=Q0=1時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖才翻轉(zhuǎn)，故J2=K2=Q1Q0；4）第四位觸發(fā)器F3，在

7、Q2=Q1=Q0=1時(shí)，再來(lái)一個(gè)計(jì)數(shù)脈沖才翻轉(zhuǎn)，故J3=K3=Q2Q1Q0。由上述邏輯關(guān)系式可得出圖3所示的4位同步二進(jìn)制加法計(jì)數(shù)器的邏輯圖。現(xiàn)分析其工作原理：設(shè)觸發(fā)器初態(tài)為0000。在第一個(gè)計(jì)數(shù)脈沖后沿到達(dá)時(shí)，F(xiàn)0翻轉(zhuǎn)為1態(tài)，由于此時(shí)F1F3的J、K端均為0，故不翻轉(zhuǎn)，計(jì)數(shù)器輸出為0001；在第二個(gè)計(jì)數(shù)脈沖到來(lái)前，由于F1的J1=K1=Q0=1，故在第二個(gè)計(jì)數(shù)脈沖后沿到達(dá)時(shí)，F(xiàn)0由1翻轉(zhuǎn)為0，F(xiàn)1由0翻轉(zhuǎn)為1，而此時(shí)F2、F3的J、K均為0，不翻轉(zhuǎn)，計(jì)數(shù)器輸出為0010；依此類(lèi)推，當(dāng)?shù)谑鍌€(gè)計(jì)數(shù)脈沖后沿到達(dá)后，計(jì)數(shù)器輸出為1111。而第十六個(gè)計(jì)數(shù)脈沖到來(lái)，由于各觸發(fā)器J、K端均為1，全部翻轉(zhuǎn)

8、為0，故觸發(fā)器返回初態(tài)0000。圖3 4位同步二進(jìn)制加法計(jì)數(shù)器（3）同步二進(jìn)制可逆計(jì)數(shù)器組件簡(jiǎn)介 同時(shí)兼有加法和減法兩種計(jì)數(shù)功能的計(jì)數(shù)器稱(chēng)為可逆計(jì)數(shù)器。中規(guī)模集成計(jì)數(shù)器74LS193是同步4位二進(jìn)制可逆計(jì)數(shù)器，它同時(shí)具有預(yù)置數(shù)碼、加減可逆計(jì)數(shù)的同步計(jì)數(shù)功能以及異步清除功能。圖4所示是它的外形及外引線(xiàn)排列圖，功能圖4 74LS193外形及外引線(xiàn)排列圖表見(jiàn)表2。當(dāng)清除端（CR）為高電平時(shí)，不管計(jì)數(shù)脈沖（CPD、CPU）狀態(tài)如何，所有計(jì)數(shù)輸出（QAQD）均為低電平。當(dāng)置入控制（）為低電平時(shí)，QAQD將隨數(shù)據(jù)輸入（D0D3）一起變化，而與CPD和CPU無(wú)關(guān)，即它的預(yù)置功能也是異步的。該器件的計(jì)數(shù)是同步

9、的。當(dāng)一個(gè)計(jì)數(shù)時(shí)鐘保持高電平時(shí)，另一個(gè)計(jì)數(shù)時(shí)鐘的上升沿能使QAQD同時(shí)變化。其中，CPU為加計(jì)數(shù)時(shí)鐘輸入端，CPD為減計(jì)數(shù)時(shí)鐘輸入端。當(dāng)計(jì)數(shù)上溢（為9），并且CPD為低電平時(shí)，加計(jì)數(shù)進(jìn)位輸出（）產(chǎn)生一個(gè)低電平脈沖；當(dāng)計(jì)數(shù)下溢（為0），并且CPU為低電平時(shí)，減計(jì)數(shù)借位輸出（）產(chǎn)生一個(gè)低電平脈沖。表2 74LS193功能表 輸 入輸 出CR CPU CPD A B C DQA QB QC QD 1 × × × × × × × 0 0 × × d0 d1 d2 d3 0 1 1 × × &#

10、215; × 0 1 1 × × × × 0 0 0 0 d0 d1 d2 d3加計(jì)數(shù)減計(jì)數(shù)2、十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器也稱(chēng)為二-十進(jìn)制計(jì)數(shù)器，它是用4位二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)的每一位數(shù)。如前所述，一個(gè)4位二進(jìn)制數(shù)共有十六種狀態(tài)，若用來(lái)表示十進(jìn)制的10個(gè)狀態(tài)，需去掉6種狀態(tài)，其方案很多，這個(gè)問(wèn)題就是二-十進(jìn)制編碼，簡(jiǎn)稱(chēng)BCD碼。最常用的8421碼十進(jìn)制計(jì)數(shù)器，它是取4位二進(jìn)制數(shù)前面的00001001來(lái)表示十進(jìn)制的09這10個(gè)數(shù)碼，而去掉后面的10101111 6個(gè)數(shù)。圖5所示為由4 個(gè)JK觸發(fā)器組成1位異步十進(jìn)制加法計(jì)數(shù)器邏輯圖，計(jì)數(shù)脈沖從最低

11、位觸發(fā)器的時(shí)鐘端加入，4個(gè)觸發(fā)器的置0端并聯(lián)連接。圖5 8421BCD碼異步十進(jìn)制加法計(jì)數(shù)器工作原理：圖中3個(gè)觸發(fā)器F0F2的各J、K端在觸發(fā)器F3翻轉(zhuǎn)（即Q3=1，=0）之前均為1，處于計(jì)數(shù)工作狀態(tài)，因此在第17個(gè)計(jì)數(shù)脈沖作用期間，觸發(fā)器的翻轉(zhuǎn)情況與上述圖1所示的異步二進(jìn)制加法計(jì)數(shù)器相同，第7個(gè)計(jì)數(shù)脈沖作用后，F(xiàn)3F0的狀態(tài)為0111。第8個(gè)計(jì)數(shù)脈沖輸入后，F(xiàn)0、F1、F2相繼由1態(tài)變?yōu)?態(tài)，由于Q0同時(shí)加到了F3的時(shí)鐘端，而觸發(fā)前F3的兩個(gè)J端均為1，使F3由0態(tài)變?yōu)?態(tài)，即4個(gè)觖發(fā)器的狀態(tài)變?yōu)?000，此時(shí)，Q3=1，=0，因與J1端相連，阻止下一個(gè)由F0來(lái)的負(fù)脈沖觸發(fā)F1使其翻轉(zhuǎn)。第9

12、個(gè)計(jì)數(shù)脈沖作用后，F(xiàn)0翻轉(zhuǎn)，Q0=1，計(jì)數(shù)狀態(tài)為1001。當(dāng)?shù)?0個(gè)計(jì)數(shù)脈沖到來(lái)后，F(xiàn)0翻轉(zhuǎn)，Q0又由1變?yōu)?，但Q0這個(gè)負(fù)跳變不能使F1翻轉(zhuǎn)，卻能直接去觸發(fā)F3，由于此時(shí)F3的兩個(gè)J端均為0，而K=1，使Q3由1變0，于是使4個(gè)觸發(fā)器跳過(guò)10101111 6個(gè)狀態(tài)而復(fù)原到初始狀態(tài)0000，向高位觸發(fā)器送出十進(jìn)制進(jìn)位信號(hào)，從而完成8421BCD編碼十進(jìn)制計(jì)數(shù)過(guò)程。十進(jìn)制加法計(jì)數(shù)器的波形如圖6所示。圖6 異步十進(jìn)制加法計(jì)數(shù)器時(shí)序圖二、計(jì)數(shù)器應(yīng)用實(shí)例用異步計(jì)數(shù)器74LS290實(shí)現(xiàn)二-五-十分頻用計(jì)數(shù)器組成分頻器是計(jì)數(shù)器的基本應(yīng)用之一。74LS290是一種比較常用的TTL電路異步計(jì)數(shù)器，圖7所示為其

13、簡(jiǎn)化原理圖。其外形及外引線(xiàn)排列見(jiàn)圖8所示。74LS290含有兩個(gè)獨(dú)立的下降沿觸發(fā)計(jì)數(shù)器，清除端和置9端兩觸發(fā)器共用。若以CPA為計(jì)數(shù)輸入，QA為輸出，即得到模二計(jì)數(shù)器（二分頻器）；若以圖7 74LS290簡(jiǎn)化原理圖CPB為計(jì)數(shù)輸入，QD為輸出，即得到模五計(jì)數(shù)器（五分頻器）；模五計(jì)數(shù)器的輸出端由高位到低位依次為QD、QC和QA。74LS290也可以接成模十計(jì)數(shù)器（十分頻器），其接法有兩種：一種是將QA與CPB連接，CPA為計(jì)數(shù)輸入，輸出端順序?yàn)镼DQCQBQA時(shí)，執(zhí)行8421BCD編碼；另一種是QD和CPA連接，CPB為計(jì)數(shù)輸入，輸出高低位順序?yàn)镼AQDQCQB時(shí)，執(zhí)圖8 74LS290外形及外

14、引線(xiàn)排列圖行5421BCD編碼，5421BCD編碼參見(jiàn)表3兩種常用BCD碼中5421BCD碼。74LS290當(dāng)S9（1）·S9（2）=1時(shí)，則輸出為1001，完成置9功能；當(dāng)R0（1）·R0（2）=1時(shí)，輸出為0000，完成置0功能；當(dāng)S9（1）·S9（2）=0，且R0（1）·R0（2）=0時(shí)，執(zhí)行計(jì)數(shù)操作。表4所示為74LS290的功能表。表3 兩種常用BCD碼 碼型十進(jìn)制數(shù)8421碼5421碼012345678900000001001000110100010101100111100010010000000100100011010010001001101010111100權(quán)84215421表4 74LS290功能表CPR0（1）R0（2）S9（1）S9（2）功 能×110×置0×11×0置0×××11置90×0×計(jì)數(shù)0××0計(jì)數(shù)×00×計(jì)數(shù)×0×0計(jì)數(shù)圖9所示為用一片中規(guī)模集成異步計(jì)數(shù)器74LS290