兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì)與spectrum仿真

1、LAB2 兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì) 圖 1兩級(jí)CMOS運(yùn)算放大器一：基本目標(biāo)：參照CMOS模擬集成電路設(shè)計(jì)第二版p223.例6.3-1設(shè)計(jì)一個(gè)CMOS兩級(jí)放大器，滿足以下指標(biāo)： 相位裕度：為什么要使用兩級(jí)放大器，兩級(jí)放大器的優(yōu)點(diǎn)：?jiǎn)渭?jí)放大器輸出對(duì)管產(chǎn)生的小信號(hào)電流直接流過(guò)輸出阻抗，因此單級(jí)電路增益被抑制在輸出對(duì)管的跨導(dǎo)與輸出阻抗的乘積。在單級(jí)放大器中，增益是與輸出擺幅是相矛盾的。要想得到大的增益我們可以采用共源共柵結(jié)構(gòu)來(lái)極大地提高輸出阻抗的值，但是共源共柵結(jié)構(gòu)中堆疊的MOS管不可避免地減少了輸出電壓的范圍。因?yàn)槎嘁粚庸茏泳鸵辽俣嘣黾右粋€(gè)管子的過(guò)驅(qū)動(dòng)電壓。這樣在共源共柵結(jié)構(gòu)的增益與輸出電壓

2、范圍相矛盾。為了緩解這種矛盾引進(jìn)了兩級(jí)運(yùn)放，在兩極運(yùn)放中將這兩點(diǎn)各在不同級(jí)實(shí)現(xiàn)。如本文討論的兩級(jí)運(yùn)放，大的增益靠第一級(jí)與第二級(jí)相級(jí)聯(lián)而組成，而大的輸出電壓范圍靠第二級(jí)這個(gè)共源放大器來(lái)獲得。典型的無(wú)緩沖CMOS運(yùn)算放大器特性邊界條件要求工藝規(guī)范見(jiàn)表2、3電源電壓電源電流100a工作溫度范圍070°特性要求增益增益帶寬5MHz建立時(shí)間擺率ICMRCMRR60dBPSRR60dB輸出擺幅輸出電阻無(wú)，僅用于容性負(fù)載失調(diào)噪聲100(1kHz時(shí))版圖面積5000表1 典型的無(wú)緩沖CMOS運(yùn)算放大器特性二：兩級(jí)放大電路的電路分析：圖1中有多個(gè)電流鏡結(jié)構(gòu)，M5,M8組成電流鏡，流過(guò)M1的電流與流過(guò)M

3、2電流，同時(shí)M3，M4組成電流鏡結(jié)構(gòu)，如果M3和M4管對(duì)稱，那么相同的結(jié)構(gòu)使得在x，y兩點(diǎn)的電壓在Vin的共模輸入范圍內(nèi)不隨著Vin的變化而變化，為第二極放大器提供了恒定的電壓和電流。圖1所示，Cc為引入的米勒補(bǔ)償電容。表2 0.5工藝庫(kù)提供的模型參數(shù) CSMC 0.5um Double Poly Mix CMOS process model工藝參數(shù)NMOS0.70161.28E-8404.257PMOS-0.95081.24E-8219.5單位表3 一些常用的物理常數(shù)常數(shù)符號(hào)常數(shù)描述值單位室溫下自由空間介電常數(shù)二氧化硅的介電常數(shù)利用表2、表3中的參數(shù)計(jì)算得到第一級(jí)差分放大器的電壓增益為： （

4、1）第二極共源放大器的電壓增益為 （2）所以二級(jí)放大器的總的電壓增益為 （3） 相位裕量有要求60°的相位裕量，假設(shè)RHP零點(diǎn)高于10GB以上所以 即 由于要求的相位裕量，所以可得到=2.2pF因此由補(bǔ)償電容最小值2.2pF，為了獲得足夠的相位裕量我們可以選定Cc=3pF考慮共模輸入范圍：在最大輸入情況下，考慮M1處在飽和區(qū)，有 （4）在最小輸入情況下，考慮M5處在飽和區(qū)，有 （5）而電路的一些基本指標(biāo)有 （6）GB是單位增益帶寬P1是3DB帶寬GB= （7） （8） （9）CMR: 正的CMR (10) 負(fù)的CMR (12)由電路的壓擺率得到=(3*10-12)()10*106)=

5、30A(為了一定的裕度，我們?nèi)　?則可以得到，下面用ICMR的要求計(jì)算(W/L)311/1所以有=11/1由，GB=5MHz，我們可以得到即可以得到 用負(fù)ICMR公式計(jì)算由式（12）我們可以得到下式如果的值小于100mv，可能要求相當(dāng)大的，如果小于0，則ICMR的設(shè)計(jì)要求則可能太過(guò)苛刻，因此，我們可以減小或者增大來(lái)解決這個(gè)問(wèn)題，我們?yōu)榱肆粢欢ǖ挠喽任覀兊扔?1.1V為下限值進(jìn)行計(jì)算則可以得到的進(jìn)而推出即有為了得到60°的相位裕量，的值近似起碼是輸入級(jí)跨導(dǎo)的10倍（allen書(shū)p.211例6.2-1），我們?cè)O(shè)，為了達(dá)到第一級(jí)電流鏡負(fù)載（M3和M4）的正確鏡像，要求，圖中x，y點(diǎn)電位相同

6、我們可以得到進(jìn)而由我們可以得到直流電流同樣由電流鏡原理，我們可以得到三：指標(biāo)的仿真和測(cè)量電路基本元件的spice網(wǎng)表.lib'c:synopsysh05mixddst02v231.lib' ttm1 x vin vn vss mn w=2u l=1um2 y vin vn vss mn w=2u l=1um3 x x vdd vdd mp w=11u l=1um4 y x vdd vdd mp w=11u l=1um5 vn 3 vss vss mn w=11u l=1um6 vout y vdd vdd mp w=64u l=1um7 vout 3 vss vss mn w=

7、32u l=1um8 3 3 vss vss mn w=11u l=1uIref vdd 3 40uVdd vdd 0 dc 2.5 Vss vss 0 dc -2.5Vin vin 0 dc 0.end1、DC分析圖2 VOUT、M5管電流、M7管電流、Vx與Vy與輸入共模電壓變化的關(guān)系1.1 Vss<vin<Vth+VssM1,M2,M3,M4工作在截止區(qū)。由于管子寬長(zhǎng)比的設(shè)定而使得M1,M2,M3,M4都工作截止區(qū)時(shí)V（x），V（y）點(diǎn)的的電壓大約在1.95v左右，因此M6的Vsg小于其閾值電壓，M6處于截止?fàn)顟B(tài)。此時(shí)M5,M7的Vgs相等為定值，即為M8與電流源內(nèi)阻的分壓，

8、且大于其閾值電壓，故M5,M6管子應(yīng)當(dāng)處于飽和或者線性區(qū)，而此時(shí)Vss的電流接近40u，即接近Iref，所以M5，M7管子電流接近0，因此我們可以得到M5,M7管都處于線性區(qū)。1.2 Vin> Vth+VssM3，M4工作在飽和區(qū)。而由于此時(shí)電流不是很大，導(dǎo)致不是很大，這樣導(dǎo)致Vx的電壓還是比較高，所以M1，M2工作在飽和區(qū)。M5由于這個(gè)時(shí)候的電流不很大，仍然工作在線性區(qū)。即這時(shí)M1,M2,M3,M4都工作在飽和區(qū)，M5工作在線性區(qū). M6會(huì)隨著Vx電壓的下降而導(dǎo)通。而剛開(kāi)始導(dǎo)通時(shí)，Vout的比較小(這是由于M7管此時(shí)仍然處于線性區(qū)，較小)，比較大而使得M6管工作在飽和區(qū)。隨著Vin的進(jìn)

9、一步的增大，M5的電流增大，M5的漏極電壓也隨著增大，最后一直到M1,M2,M3,M4，M5都工作在了飽和區(qū)。而此時(shí)Vy的電壓變得恒定了。2、測(cè)量輸入共模范圍運(yùn)算放大器常采用如圖3所示的單位增益結(jié)構(gòu)來(lái)仿真運(yùn)放的輸入共模電壓范圍，即把運(yùn)放的輸出端和反相輸入端相連，同相輸入端加直流掃描電壓，從負(fù)電源掃描到正電源。得到的仿真結(jié)果如圖3所示（利用MOS管的GD極性相反來(lái)判斷放大器的同相端與反相端）圖3 測(cè)量共模輸入范圍的原理圖圖4 測(cè)量共模輸入范圍的電路圖 圖5 運(yùn)放的輸入共模電壓范圍從圖中可以得到輸入共模范圍滿足設(shè)計(jì)指標(biāo)(-1V2V)3、測(cè)量輸出電壓范圍在單位增益結(jié)構(gòu)中，傳輸曲線的線性收到ICMR限

10、制。若采用高增益結(jié)構(gòu)，傳輸曲線的線性部分與放大器輸出電壓擺幅一致，圖6為反相增益為10的結(jié)構(gòu)，通過(guò)RL的電流會(huì)對(duì)輸出電壓擺幅產(chǎn)生很大的影響，要注意對(duì)其的選取，這里我們選取RL=50K，R=60K.圖8為輸出電壓范圍圖6 測(cè)量輸出電壓范圍的原理圖圖7 測(cè)量輸出電壓范圍的電路圖圖8 輸出電壓的范圍可以看出輸出電壓擺率大概在-2V2V之間，基本滿足要求4、測(cè)量增益與相位裕度相位裕度是電路設(shè)計(jì)中的一個(gè)非常重要的指標(biāo)，用于衡量負(fù)反饋系統(tǒng)的穩(wěn)定性，并能用來(lái)預(yù)測(cè)閉環(huán)系統(tǒng)階躍響應(yīng)的過(guò)沖，定義為：運(yùn)放增益的相位在增益交點(diǎn)頻率時(shí)（增益幅值等1的頻率點(diǎn)為增益交點(diǎn)），與-180°相位的差值。圖9 測(cè)量增益與

11、相位裕度的原理圖（a）（b）圖10 運(yùn)放的交流小信號(hào)分析從圖中看出，相位裕度63°，增益66dB，增益指標(biāo)未達(dá)到，單位增益帶寬僅有4GB左右5、電路存在的問(wèn)題與解決1、共模輸入范圍的下限可以進(jìn)一步提高。這時(shí)我們觀察計(jì)算過(guò)程發(fā)現(xiàn)它主要由M5管來(lái)確定。為了能夠使范圍下限更小，我們加大M5管寬長(zhǎng)比，以降低M5管的飽和電壓 ，這樣M7和M8的寬長(zhǎng)比也要按比例往上調(diào)。當(dāng)（W/L=50/1）可以實(shí)現(xiàn)指標(biāo)。此時(shí)、 。這樣輸入共模范圍指標(biāo)就提高了。2、并不足夠大，需要加大M6管的寬長(zhǎng)比來(lái)實(shí)現(xiàn)。以保證能夠盡可能的大于，從而實(shí)現(xiàn)良好的相位裕度?？梢酝ㄟ^(guò)加大M7管來(lái)加大電流以達(dá)到增加的目的。當(dāng)然，也可以增

12、加M6管的寬長(zhǎng)比來(lái)實(shí)現(xiàn)。同時(shí)單位增益帶寬過(guò)低，可以通過(guò)提高來(lái)實(shí)現(xiàn)提高GB值，但是注意給帶來(lái)的負(fù)面影響。3、增益不夠大，只有66dB多點(diǎn)。關(guān)于這一點(diǎn)，根據(jù)表達(dá)式，我們有幾種解決的方案：一種是可以加大M1和M6管來(lái)加大寬長(zhǎng)比，以加大和；另一種，可以加大M1、M4、M6、M7中的管子的溝道長(zhǎng)度（寬和長(zhǎng)同比例增加），來(lái)增加各級(jí)的輸出電阻。但是同比例增加M4管寬和長(zhǎng)要注意第三極點(diǎn)的位置（在x點(diǎn)處存在鏡像極點(diǎn)），寬和長(zhǎng)的同比例增加會(huì)使得鏡像極點(diǎn)位置減小，這是因?yàn)楣茏拥拿娣e增大使得寄生電容加大。另外，我們還可以減小M7管寬長(zhǎng)比，以減小來(lái)提高增益。需要解決的問(wèn)題，我們需要加大M6的寬長(zhǎng)比（對(duì)以上三個(gè)方面都有正

13、向作用），但是僅僅加大M6的寬長(zhǎng)比，對(duì)于增益方面還不夠，還需要加大M1寬長(zhǎng)比，使得增加，使得GB值的問(wèn)題也得到解決。綜合以上問(wèn)題的分析，我們加大M6的寬長(zhǎng)比（1，2，3），加大M7管寬長(zhǎng)比（3），同比例加大M1、M2、M3、M4、M6管的寬和長(zhǎng)（3），最終我們得到：表4 運(yùn)放中功率管的計(jì)算值與仿真值MOS管W/L（計(jì)算值）W/L（仿真值）M1、M2M3、M4M5、M8M6M76、修改電路后的AC分析在共模輸入電壓分別為-1V和+2V以及0V的條件下做交流小信號(hào)分析，得到低頻小信號(hào)開(kāi)環(huán)電壓增益的幅頻與相頻特性曲線，如圖11圖13圖11 dc=0V時(shí)的小信號(hào)仿真，增益為80.91 dB圖12 dc

14、=2V時(shí)的小信號(hào)仿真，增益為73.12 dB圖11 dc= -1V時(shí)的小信號(hào)仿真，增益為73.21dB表5 三種共模輸入電壓下的運(yùn)放小信號(hào)分析共模電壓0V2V-1V低頻增益80.9173.12 dB73.21 dBGB5.44 MHz5.681 MHz5.681 MHz相位裕度59.82°58.44°58.45°7、電源電壓抑制比測(cè)試因?yàn)樵趯?shí)際使用中的電源也含有紋波，在運(yùn)算放大器的輸出中引入很大的噪聲，為了有效抑制電源噪聲對(duì)輸出信號(hào)的影響，需要了解電源上的噪聲是如何體現(xiàn)在運(yùn)算放大器的輸出端的。把從運(yùn)放輸入到輸出的差模增益除以差模輸入為0時(shí)電源紋波到輸出的增益定義為

15、運(yùn)算放大器的電源抑制比，式中的vdd=0，vin=0指電壓源和輸入電壓的交流小信號(hào)為0，而不是指它們的直流電平。需要注意的是，電路仿真時(shí)，認(rèn)為MOS管都是完全一致的，沒(méi)有考慮制造時(shí)MOS管的失配情況，因此仿真得到的PSRR都要比實(shí)際測(cè)量時(shí)好，因此在設(shè)計(jì)時(shí)要留有余量。 （13） 圖12 電源抑制比的原理圖 圖13 正負(fù)PSRR的測(cè)試結(jié)果我們可以計(jì)算出低頻下正電源抑制比（PSRR+）為83.24dB，負(fù)電源抑制比為（PSRR-）為83.24dB。8、運(yùn)放轉(zhuǎn)換速率和建立時(shí)間分析轉(zhuǎn)換速率是指輸出端電壓變化的極限，它由所能提供的對(duì)電容充放電的最大電流決定。一般來(lái)說(shuō)，擺率不受輸出級(jí)限制，而是由第一級(jí)的源/

16、漏電流容量決定。建立時(shí)間是運(yùn)算放大器受到小信號(hào)激勵(lì)時(shí)輸出達(dá)到穩(wěn)定值(在預(yù)定的容差范圍內(nèi))所需的時(shí)間。較長(zhǎng)的建立時(shí)間意味著模擬信號(hào)處理速率將降低。為了測(cè)量轉(zhuǎn)換速率和建立時(shí)間，將運(yùn)算放大器輸出端與反相輸入端相連，如圖14所示，輸出端接10pF電容，同相輸入端加高、低電平分別為+2.5V和-2.5V，周期為10µs無(wú)時(shí)間延遲的方波脈沖。因?yàn)閱挝辉鲆娼Y(jié)構(gòu)的反饋?zhàn)畲?，從而?dǎo)致最大的環(huán)路增益，所以能用做最壞情況測(cè)量，因此采用這種結(jié)構(gòu)來(lái)測(cè)量轉(zhuǎn)換速率和建立時(shí)間。得到的仿真圖如16。由圖16可以看出，建立時(shí)間約為0.5µs，在圖中波形的上升或下降期間，由波形的斜率可以確定擺率。經(jīng)計(jì)算得，上升

17、沿的轉(zhuǎn)換速率SR+為11.6 V/us，下降沿的轉(zhuǎn)換速率SR-為10.5 V/us。圖14 擺率和建立時(shí)間的測(cè)量方法圖15 測(cè)量擺率和建立時(shí)間的電路圖圖16 擺率與建立時(shí)間9、CMRR的頻率響應(yīng)測(cè)量差動(dòng)放大器的一個(gè)重要特性就是其對(duì)共模擾動(dòng)影響的抑制能力，實(shí)際上，運(yùn)算放大器既不能是完全對(duì)稱的，電流源的輸出阻抗也不可能是無(wú)窮大的，因此共模輸入的變化會(huì)引起電壓的變化，,是指共模輸出端和共模輸入端的交流小信號(hào)，而不是它們的直流偏置電壓。繪制電路圖時(shí)，無(wú)法體現(xiàn)由于制造產(chǎn)生的不對(duì)稱性，因此采用保留余量的方法。注意，同相反相端加入相同的小信號(hào)電壓Vcm。, (14)圖17 測(cè)試CMRR的原理圖圖17 放大器的CMRR的頻率響應(yīng)曲線從圖中可以從得到電路的共模抑制比為81.5dB。在100KHz以下CMRR是相當(dāng)大的。可以看出，PSRR在高頻處開(kāi)始退化，這也是兩級(jí)無(wú)緩沖運(yùn)算放大器的缺點(diǎn)。四、總結(jié)本次課程主要講解了一個(gè)簡(jiǎn)單二級(jí)運(yùn)放設(shè)計(jì)流程，參照了ALLEN書(shū)上的例子和仿真方法。主要目的是通過(guò)對(duì)基本運(yùn)放模塊的仿真分析，提高大家分析電路和使用工具軟件的能