基于與非門的加法器

1、基于與非門的加法器設(shè)計楊呂鵬 張光銀 鄧文俊指導(dǎo)教師：周鷹摘 要：本項目設(shè)計了一個基于與非門電路的簡易加法器。該加法器使用74HC00N芯片，實現(xiàn)輸入范圍為33的加法功能，并通過共陰數(shù)碼管顯示最終運算結(jié)果。該系統(tǒng)分為“輸入模塊”、“運算模塊”、“譯碼顯示模塊”三部分。通過“輸入模塊”向“運算模塊”輸入兩個加數(shù)分別對應(yīng)的補碼，之后將運算結(jié)果傳輸?shù)健白g碼顯示模塊”，轉(zhuǎn)換成結(jié)果對應(yīng)的七位二進制碼，控制的七段數(shù)碼管顯示結(jié)果。關(guān)鍵詞：與非門，加法器，譯碼器，數(shù)碼管，74HC00N1 需求及電路說明1.1電路功能與要求：實現(xiàn)33范圍內(nèi)任意兩個整數(shù)的加法運算。只能使用與非門，并用數(shù)碼管顯示結(jié)果。1.2輸入定

2、義：本系統(tǒng)使用5.24V（移動電源電壓，5-6V均可）驅(qū)動，并采用兩個四位撥碼開關(guān)實現(xiàn)輸入兩個加數(shù)對應(yīng)的二進制補碼的目的。每個撥碼開關(guān)作為一個加數(shù)，并且定義每個撥碼開關(guān)是從左到右是低位到高位，開關(guān)閉合代表該二進制位是1，斷開是0。邏輯電路圖中定義的輸入變量按高位到低位排列是A3,A2,A1,A0;B3,B2,B1,B0。1.3輸出定義：本系統(tǒng)的最終輸出是兩個七段共陰數(shù)碼管上的數(shù)字，其中一個顯示管顯示數(shù)字，另一個顯示正負號。2 系統(tǒng)方案2.1設(shè)計原理加法器的總體參考方案框圖如圖2-1所示。它包括“輸入模塊”、“運算模塊”、“譯碼顯示模塊”三部分組成。譯碼顯示模塊運算模塊輸入模塊 圖2-1 加法器

3、系統(tǒng)原理框圖2.2設(shè)計方案與論證2.2.1 輸入模塊輸入模塊這部分我們采用撥碼開關(guān)來實現(xiàn)四位二進制補碼的輸入。電源使用輸出電壓為5.24V的移動電源。經(jīng)實測，5.24V滿足74HC00N最低高態(tài)輸入電壓的條件，撥碼開關(guān)在接入上拉電阻后也能滿足向74HC00N輸入高低電平的需求。2.2.2 運算模塊對于運算部分的設(shè)計，我們有以下三種方案：方案一：設(shè)計一種電路，當用戶輸入兩組4位二進制碼之后，能直接輸出其對應(yīng)的計算結(jié)果（如圖2-4）。圖2-4 直接輸出對應(yīng)結(jié)果的加法器方案二：將4位二進制加法分解成4個全加器的級聯(lián)（如圖2-5）。圖2-5 四個1位二進制全加器級聯(lián)組成的加法器方案三：將電路分成兩部分

4、，先將進位全部算出，再將加數(shù)與進位一起運算，得到最終的計算結(jié)果（如圖2-6）。圖2-6 先行進位的加法器方案討論：方案一雖然理論上運行速度是三種方案中運行速度最快的，但是它涉及的卡諾圖較為復(fù)雜，化簡時容易出錯；方案二將加法器分解出易于設(shè)計的全加器，能在短時間內(nèi)設(shè)計出正確的電路，但是因為級聯(lián)電路必須等待上一位進位計算完才能計算下一位，所以運算速度較慢；方案三結(jié)合了方案一、方案二的優(yōu)點。但是考慮到本項目只需實現(xiàn)四位二進制加法運算，所以三種方案在運算速度上并沒有明顯差異，所以我們選擇了易于實現(xiàn)且不容易出錯的方案二。2.2.3 譯碼顯示模塊電路對于數(shù)碼管顯示方式，我們有以下兩種顯示方案：方案一：如圖2

5、-7所示。圖2-7 數(shù)碼管顯示方案一方案二：如圖2-8所示。圖2-7 數(shù)碼管顯示方案一方案討論：對比方案一和方案二，我們不難發(fā)現(xiàn)他們的區(qū)別在與6的顯示方式。雖然兩種顯示方式都不影響6的讀數(shù)，但是選用方案二的話，a段與d段數(shù)碼管便能同時點亮或熄滅，這就意味著在譯碼器電路設(shè)計的時候，a段與d段可以共用一套電路，從而使減少與非門的使用。所以，最后我們選擇了方案二的顯示方案。3.硬件設(shè)計與優(yōu)化3.1 開關(guān)模塊電路設(shè)計與優(yōu)化考慮到74HC00N引腳不能懸空，所以如圖2-2，我們在開關(guān)與與非門之間接了上拉電阻，使得當開關(guān)斷開時，與非門引腳接地，實現(xiàn)低電平輸入，同時避免芯片的損壞。圖2-2 開關(guān)電路單元電路

6、因為輸入范圍為33，它們對應(yīng)的三位二進制補碼為1101,1110,1111,0000,0001,0010,0011，不難發(fā)現(xiàn)第3位與第4位同時為1或同時為0，所以每組撥碼開關(guān)只需使用三個開關(guān)即可，第三個開關(guān)向運算模塊輸入11或00，其中多余的一個開關(guān)令其接地。這樣做不但不會影響到運算的結(jié)果，還能使運算部分所需的與非門減少。具體電路如圖2-3所示。圖2-3 開關(guān)模塊具體電路3.2運算模塊電路設(shè)計與優(yōu)化 令兩個加數(shù)輸入分別為為A,B，進位輸入為Cin，進位輸出為Cout，則通過邏輯分析，不難得到下面兩個邏輯表達式：根據(jù)上面的邏輯表達式，我們可以設(shè)計一位全加器（如圖3-1）圖3-1 一位全加器電路圖

7、但是，我們要設(shè)計的加法器是基于與非門的加法器，所以我們還需將異或門轉(zhuǎn)化為與非門電路。通過下面的等式Y(jié) = AB+ AB= (AB)(AB) =（AB）A）（AB）B）我們可以得出異或門的等效與非門電路，如圖3-2所示。圖3-2 異或門等效與非門電路所以，將圖3-2等效電路代入圖3-1電路中，可以得到圖3-3的與非門全加器。圖3-3 與非門全加器電路在設(shè)計四位加法器時只需將四個一位全加器級聯(lián)起來即可，但是考慮到最低位做加法運算時不用考慮進位輸入Cin，所以在設(shè)計時，最低位全加器可以省略一個異或門，即四個與非門。同時，因為我們在開關(guān)電路的設(shè)計時已經(jīng)說明第三個開關(guān)同時輸入二進制補碼的第三位和第四位，

8、所以第四級全加器的A3B3可以和第三級全加器中的A2B2共用。做這些處理不但不影響系統(tǒng)功能，還能節(jié)省8個與非門。具體電路如圖3-4。圖3-4 優(yōu)化之后的運算模塊具體電路3.3譯碼顯示模塊電路設(shè)計與優(yōu)化該系統(tǒng)使用的兩段共陰數(shù)碼管顯示最后的結(jié)果。令顯示數(shù)字的數(shù)碼管七段分別為a1,b1,c1,d1,e1,f1,g1,顯示符號的數(shù)碼管七段分別為a2,b2,c2,d2,e2,f2,g2。則根據(jù)圖3-5的顯示效果圖可以列出對應(yīng)的真值表（表3-1）圖3-5 數(shù)碼管顯示效果圖注意：圖3-5的二進制補碼從左到右分別為S3，S2，S1，S0。表3-1 數(shù)碼管顯示真值表通過表3-1可以列出卡諾圖，利用卡諾圖化簡，得

9、到最簡和式，再將最簡和式利用公式化為與非邏輯關(guān)系，如下：a1=d1=（S1S3）(S0S2）(S2S3)）(S1(S0S2)(S0S2)b1=(S2S3)(S2S3)(S0S1)c1=(S0S1)(S2S3)(S2S3)e1=(S0S1)(S0S2)f1=(S2S3)(S2S3)(S0S1)g1=(S1S2)(S1S3)(S0S1)(S2S3)注意：其中g(shù)2=S3，不需要接與非門，直接連到顯示符號的數(shù)碼管g段。觀察這些邏輯表達式，我們可以發(fā)現(xiàn)有許多與非門可以共用，我們在設(shè)計時將這些與非門分級，在將它們與上一級連接。這樣既能節(jié)省一些與非門，同時也為電路設(shè)計帶來方便，也更容易檢錯。具體電路如圖3-6所示。圖3-6 譯碼電路通過實物測量，譯碼器輸出端電壓為5.2V，又因為數(shù)碼管導(dǎo)通電壓為1.7V，為了避免因電流過大而使數(shù)碼管損壞，我們還要加入限流電阻，則限流電阻分到的電壓為3.5V，又因為本系統(tǒng)所用的數(shù)碼管正常工作電流為3mA，所以選用1.1k的限流電阻。具體電路如圖3-7所示。圖3-7 譯碼顯示模塊具體電路3.4整體電路原理圖4.結(jié)果分析通過對實物電路的測試，要求可以全部滿足。實物圖如