EDA-數(shù)字秒表設(shè)計(jì)

1、電子設(shè)計(jì)自動化大作業(yè)題目數(shù)字秒表設(shè)計(jì)學(xué)院控制科學(xué)與工程學(xué)院班級自動化0803姓名學(xué)號二OO年五月十二日題目：數(shù)字秒表的設(shè)計(jì)一、設(shè)計(jì)要求：(1)數(shù)字秒表的計(jì)時精度是10ms;(2)復(fù)位開關(guān)可以在任何情況下使用，計(jì)時在計(jì)時過程中，只要按一下復(fù)位開關(guān)，計(jì)時器就清零，并做好下次計(jì)時的準(zhǔn)備；(3)具有啟/停開關(guān)，即按一下啟/停開關(guān)，啟動計(jì)時器開始計(jì)時，再按一下啟/停開關(guān)則停止計(jì)時。(4)數(shù)字秒表的計(jì)時范圍是0秒59分秒，顯示的最長時間為59分59秒二、總體設(shè)計(jì):1、總體結(jié)構(gòu)圖時輸入到CHOICE鐘通過數(shù)據(jù)的2、各模塊功能編碼控制數(shù)1）SEL模塊：將掃描信號輸給選擇（CHOICE膜塊2）選擇模塊：按掃描信

2、號的指定選擇輸出3）3-8譯碼模塊：通過SEL給的信號來控制8位數(shù)碼管位的亮滅4）計(jì)時模塊：分別對毫秒，秒，分計(jì)時5）顯示模塊：通過CHOICE1塊的輸出信號來控制三、單元模塊設(shè)計(jì)1、模塊名：sel模塊設(shè)計(jì)r-,S-IBS-,!-BS-,-,中-B-TSH-r,!S"-TB->,，=，-sel；1ielkselout2.0gtiinst5.I(1)模塊功能：CLK為掃描時鐘脈沖，SELOU端不停的發(fā)出掃描到的信號(2)端口定義：CLK為信號輸入端SELOUT2.0為選擇到的信號輸出(3)VHDLM程序libraryieee;useselisport(clk:instd_logi

3、c;selout:outstd_logic_vector(2downto0);endsel;architectureoneofselissignalcount:std_logic_vector(2downto0);beginprocess(clk)beginifclk'eventandclk='1'thenif(count="101")thencount<="000"elsecount<=count+1;endif;endif;endprocess;selout<=count;endone;(4)仿真結(jié)果說明：來

4、一個上升沿，SELOUT勺值增1,可以證明模塊是正確的2、模塊名：選擇模塊設(shè)計(jì)CHOICEabct1datal.0dat.a23,+0<-h_out3.5'dat.a313.*0datad3一R3.,o1dat.a63.0(1)模塊功能：按掃描信號的指定選擇輸出(2)端口定義：a,b,c為控制信號；data13.0,data23.0,data33.0,data43.0,data53.0,data63.0分別是毫秒的低位，毫秒的高位，秒的低位，秒的高位，分的低位，分的高位的數(shù)據(jù)值；ch_out3.0為選擇輸出端。(3)VHDL®程序libraryieee;usechoic

5、eisport(a,b,c:instd_logic;data1,data2,data3,data4,data5,data6:instd_logic_vector(3downto0);ch_out:outstd_logic_vector(3downto0);endchoice;architecturebehaveofchoiceissignalch:std_logic_vector(2downto0);beginch(2)<=c;ch(1)<=b;ch(0)<=a;process(ch)begincasechiswhen"000"=>ch_out<

6、;=data1;when"001"=>ch_out<=data2;when"010"=>ch_out<=data3;when"011"=>ch_out<=data4;when"100"=>ch_out<=data5;when"101"=>ch_out<=data6;endcase;endprocess;endbehave;(4)仿真結(jié)果VtfUM0tfiKf4Hm中Wk。q一岫t+4w餐p1»時*iilftlS1r9nd*an

7、a工HHID皿xJDS*m口THIun!clxh310SmyEKEElimmi犀AM1NI4；一EVCM®"T"一i«nJt-i>Tn"i$iMB3也i-DncEl0h>.<meTOIr9pm1HI事t«Lh-HH-(1帆心J0mrib)3t曲的Mli說明：abc的值遞增，ch_out選擇輸出data1,data2,data3,data4,data5,data6的值，證明模塊是正確的3、模塊名：3-8譯碼模塊設(shè)計(jì)：decode38SEL2.OQ7.-0(1)模塊功能：通過SEL給的信號來控制8位數(shù)碼管位的亮滅。(2)

8、端口定義：輸入端SEL2.0值大小來選擇輸出Q的值(3) VHDL®程序LIBRARYieee;usedecode3_8ISPORT(SEL:INstd_logic_vector(2downto0);Q:OUTstd_logic_vector(7downto0);ENDdecode3_8;ARCHITECTUREaOFdecode3_8ISBEGINQ<=""whensel=0else""whensel=1else""whensel=2elsewhensel=3else""whensel=4else

9、""whensel=5elseENDa;說明：Sel的值遞增，Q的相應(yīng)位會亮，證明模塊是正確的(4)仿真結(jié)果4. 1模塊名：毫秒計(jì)時模塊設(shè)計(jì)Ml00cUcco；resetqli9,.O',pauseq23*.0i;Xij(1)模塊功能：對毫秒位的計(jì)數(shù)(2)端口定義：clk為信號時鐘輸入端reset為復(fù)位端pause為暫停端co為進(jìn)位信號輸出端qh：毫秒信號的高位輸出端ql：毫秒信號的低位輸出端(3)VHDL®程序libraryieee;usem100isport(clk:instd_logic;reset:instd_logic;pause:instd_l

10、ogic;co:outstd_logic;qh:bufferstd_logic_vector(3downto0);ql:bufferstd_logic_vector(3downto0);endm100;architecturebehaveofm100isbeginco<='1'when(qh="1001"andql="1001")else'0'process(clk,reset,pause)beginif(reset='0')thenqh<="0000"ql<=&quo

11、t;0000"elsif(pause='0')thenqh<=qh;ql<=ql;elsif(clk'eventandclk='1')thenif(ql="1001")thenql<="0000"if(qh="1001")thenqh<="0000"elseqh<=qh+1;endif;elseql<=ql+1;endif;endif;endprocess;endbehave;(4)仿真結(jié)果說明：毫秒為100進(jìn)制，高位和地位都是1

12、0進(jìn)制，高位到10會有進(jìn)位,可以證明模塊的正確性模塊名：秒計(jì)時模塊設(shè)計(jì)一一M60-SEC:二:resetHaus&:CX(1)模塊功能：對毫秒位的計(jì)數(shù)(2)端口定義：clk為信號時鐘輸入端reset為復(fù)位端pause為暫停端co為進(jìn)位信號輸出端qh:毫秒信號的高位輸出端ql:毫秒信號的低位輸出端(3) VHDL®程序libraryieee;usem60_secisport(reset:instd_logic;pause:instd_logic;ci:instd_logic;co:outstd_logic;qh:bufferstd_logic_vector(3downto0);

13、ql:bufferstd_logic_vector(3downto0);endm60_sec;architecturebehaveofm60_secisbeginco<='1'when(qh="0101"andql="1001"andci='1')else'0'process(reset,pause,ci)beginif(reset='0')thenqh<="0000"ql<="0000"elsif(pause='0'

14、)thenqh<=qh;ql<=ql;elsif(ci'eventandci='1')thenif(ql="1001")thenql<="0000"if(qh="0101")thenqh<="0000"elseqh<=qh+1;endif;elseql<=ql+1;endif;endif;endprocess;endbehave;(4)仿真結(jié)果說明：秒進(jìn)制為60進(jìn)制，高位到6會有進(jìn)位，低位為10進(jìn)制，可以證明模塊的正確性模塊名：分計(jì)時模塊設(shè)計(jì)(1)模塊功能

15、：對毫秒位的計(jì)數(shù)(2)端口定義:clk為信號時鐘輸入端reset為復(fù)位端為進(jìn)位信號輸出端coqh:毫秒信號的高位輸出端ql:毫秒信號的低位輸出端(3)VHDL®程序libraryieee;usem60_minisport(reset:instd_logic;pause:instd_logic;ci:instd_logic;qh:bufferstd_logic_vector(3downto0);ql:bufferstd_logic_vector(3downto0);endm60_min;architecturebehaveofm60_minisbeginprocess(reset,pa

16、use,ci)beginif(reset='0')thenqh<="0000"ql<="0000"elsif(pause='0')thenqh<=qh;ql<=ql;elsif(ci'eventandci='1')thenif(ql="1001")thenql<="0000"if(qh="0101")thenqh<="0000"elseqh<=qh+1;endif;elseql&

17、lt;=ql+1;endif;endif;endprocess;endbehave;(4)仿真結(jié)果二二一說明：高位為6進(jìn)制，低位為10進(jìn)制，ci為脈沖信號，當(dāng)ql=9的時候,qh在下一時刻會增1,可以證明模塊的正確性5、模塊名：顯示模塊設(shè)計(jì)(1)模塊功能：通過CHOICER塊的輸出信號來控制(2)端口定義：adr是選擇模塊結(jié)果的輸入端q_show是控制數(shù)碼管段亮的輸出端(3)VHDL®程序libraryieee;port(adr:instd_logic_vector(3downto0);q_show:outstd_logic_vector(6downto0);endBCD_7;arc

18、hitecturebehaveofBCD_7isbeginprocess(adr)begincaseadriswhen"0000"=>q_show<="1111110"when"0001"=>q_show<="0110000"when"0010"=>q_show<="1101101"when"0011"=>q_show<="1111001"when"0100"=>

19、q_show<="0110011"when"0101"=>q_show<="1011011"when"0110"=>q_show<="1011111"when"0111"=>q_show<="1110000"when"1000"=>q_show<="1111111"when"1001"=>q_show<="1111011"whenothers=>null;endcase;endprocess;endbehave;(4)仿真結(jié)果說明：隨著adr的值增加，q_show輸出相應(yīng)的值，數(shù)碼管相應(yīng)的段會亮,證明模塊是正確的四、數(shù)字秒表整體組裝1、頂層原理圖1.