第二章嵌入式系統(tǒng)的基本知識

1、2C H A P T E R嵌入式系統(tǒng)的嵌入式系統(tǒng)的基本知識基本知識本節(jié)提要本節(jié)提要嵌入式系統(tǒng)硬件基礎(chǔ)嵌入式系統(tǒng)硬件基礎(chǔ)嵌入式系統(tǒng)軟件基礎(chǔ)嵌入式系統(tǒng)軟件基礎(chǔ)嵌入式操作系統(tǒng)嵌入式操作系統(tǒng)嵌入式系統(tǒng)設(shè)計方法嵌入式系統(tǒng)設(shè)計方法嵌入式系統(tǒng)硬件部分嵌入式系統(tǒng)軟件部分如人的大腦，決定了硬件的操作模式。通過良好的操作系統(tǒng)以及應(yīng)用程序，把硬件功能發(fā)揮到極至。如人的手、腳、神經(jīng)等部位，決定了嵌入式系統(tǒng)的先天功能。如運算能力和I/O接口等。嵌入式系統(tǒng)的硬件是以嵌入式微處理器為核心，主要由嵌入式微處理器、總線、存儲器、輸入/輸出接口和設(shè)備組成。n嵌入式微處理器嵌入式微處理器 n總線總線 n存儲器存儲器 n輸入輸入/

2、 /輸出接口和設(shè)備輸出接口和設(shè)備 n馮諾依曼體系結(jié)構(gòu)和哈佛體系結(jié)構(gòu)nRISC和CISCn流水線n信息存儲的字節(jié)順序n嵌入式微處理器體系結(jié)構(gòu)n總線n高速輸入輸出接口n輸入輸出設(shè)備n存儲器嵌入式系統(tǒng)硬件基礎(chǔ)嵌入式微處理器n每個嵌入式系統(tǒng)至少包含一個嵌入式微處理器 n嵌入式微處理器體系結(jié)構(gòu)可采用馮馮諾依曼諾依曼（Von Neumann）結(jié)構(gòu)或哈佛哈佛（Harvard）結(jié)構(gòu)地址地址數(shù)據(jù)數(shù)據(jù)主存儲器主存儲器MOV r8,#8MOV r8,#8CPUCPUPCPC指令指令程序存儲器程序存儲器CPUCPUPCPC地址地址數(shù)據(jù)存儲器數(shù)據(jù)存儲器MOV r8,#8MOV r8,#8地址地址數(shù)據(jù)數(shù)據(jù)馮馮諾依曼結(jié)構(gòu)諾

3、依曼結(jié)構(gòu)哈佛結(jié)構(gòu)哈佛結(jié)構(gòu)1 1、存儲器結(jié)構(gòu)、存儲器結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)哈佛體系結(jié)構(gòu)哈佛體系結(jié)構(gòu)1 1、存儲器結(jié)構(gòu)、存儲器結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)馮諾依曼體系結(jié)構(gòu)與哈佛體系結(jié)構(gòu)馮.諾曼結(jié)構(gòu)處理器指令流的定時關(guān)系示意圖 2 2、流水線技術(shù)、流水線技術(shù)流水線流水線(Pipeline)(Pipeline)技術(shù)：幾個指令可以并行執(zhí)行技術(shù)：幾個指令可以并行執(zhí)行 提高了提高了CPUCPU的運行效率的運行效率 內(nèi)部信息流要求通暢流動內(nèi)部信息流要求通暢流動譯碼取指執(zhí)行add譯碼取指執(zhí)行sub譯碼取指執(zhí)行cmp時間AddSubCmp指令流水線以ARM為例n為增

4、加處理器指令流的速度，ARM7 系列使用3級流水線.n允許多個操作同時處理，比逐條指令執(zhí)行要快。n PC指向正被取指的指令，而非正在執(zhí)行的指令FetchDecodeExecute從存儲器中讀取指令解碼指令寄存器讀（從寄存器Bank）移位及ALU操作寄存器寫（到寄存器Bank）PCPCPC-4PC-2PC-8PC-4ARMThumb 最佳流水線n該例中用6個時鐘周期執(zhí)行了6條指令n所有的操作都在寄存器中（單周期執(zhí)行）n指令周期數(shù) (CPI) = 1 操作操作周期周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecodeExecuteFetch

5、DecodeExecuteFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDecodeExecuteFetchDecodeFetchFetch LDR 流水線舉例n該例中，用6周期執(zhí)行了4條指令n指令周期數(shù) (CPI) = 1.5 周期周期操作操作123456 ADD SUB LDR MOV AND ORRFetchDecodeExecuteFetchDecodeExecuteFetchDecodeExecuteDataWritebackFetchDecodeExecuteFetchDecodeFetch分支流水線舉例n流水線被阻斷n

6、注意:內(nèi)核運行在ARM狀態(tài)周期周期1 2 3 4 50 x8000 BL 0 x8004 X0 x8008 XX0 x8FEC ADD0 x8FF0 SUB0 x8FF4 MOV地址地址 操作操作FetchDecodeExecuteFetchDecodeExecuteFetchDecodeFetchFetchDecodeExecuteLinkretAdjustFetchDecodeFetch超流水線n超流水線（superpiplined）是指某型CPU內(nèi)部的流水線超過通常的56步以上，例如Pentium pro的流水線就長達14步。將流水線設(shè)計的步（級）數(shù)越多，其完成一條指令的速度越快，因此才

7、能適應(yīng)工作主頻更高的CPU。 超標量執(zhí)行超標量超標量(Superscalar)執(zhí)行：超標量執(zhí)行：超標量CPU采用多條流水線結(jié)構(gòu)采用多條流水線結(jié)構(gòu) 執(zhí)行1取指指令譯碼2譯碼1執(zhí)行2執(zhí)行1取指譯碼2譯碼1執(zhí)行2流水線1流水線2數(shù)據(jù)回寫流水線技術(shù)中涉及到的兩個問題n相關(guān)：在一個流水線流水線系統(tǒng)中，如果第二條指令需要用到第一條指令的結(jié)果，這種情況叫做相關(guān)。目前解決這個問題的方法是亂序執(zhí)行。目前解決這個問題的方法是亂序執(zhí)行。n條件轉(zhuǎn)移分支預(yù)測技術(shù)分支預(yù)測技術(shù)CISC和RISCCISCCISC：復(fù)雜指令集（：復(fù)雜指令集（Complex Instruction Set ComputerComplex Ins

8、truction Set Computer）具有大量的指令和尋址方式，指令長度可變具有大量的指令和尋址方式，指令長度可變8/28/2原則：原則：80%80%的程序只使用的程序只使用20%20%的指令的指令大多數(shù)程序只使用少量的指令就能夠運行。大多數(shù)程序只使用少量的指令就能夠運行。RISCRISC：精簡指令集（：精簡指令集（Reduced Instruction Set Computer)Reduced Instruction Set Computer)只包含最有用的指令，指令長度固定只包含最有用的指令，指令長度固定確保數(shù)據(jù)通道快速執(zhí)行每一條指令確保數(shù)據(jù)通道快速執(zhí)行每一條指令使使CPUCPU硬件

9、結(jié)構(gòu)設(shè)計變得更為簡單硬件結(jié)構(gòu)設(shè)計變得更為簡單CISC與RISC的數(shù)據(jù)通道IFIDREGALUMEM開始退出IFIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜CISC的背景和特點 n背景: 存儲資源緊缺, 強調(diào)編譯優(yōu)化n增強指令功能，設(shè)置一些功能復(fù)雜的指令，把一些原來由軟件實現(xiàn)的、常用的功能改用硬件的（微程序）指令系統(tǒng)來實現(xiàn)n為節(jié)省存儲空間，強調(diào)高代碼密度，指令格式不固定，指令可長可短，操作數(shù)可多可少n尋址方式復(fù)雜多樣，操作數(shù)可來自寄存器，也可來自存儲器n采用微程序控制，執(zhí)行每條指令均需完成一個微指令序列nCPI ，指令越復(fù)雜，CPI

10、越大。CISC的主要缺點n指令使用頻度不均衡。n高頻度使用的指令占據(jù)了絕大部分的執(zhí)行時間，擴充的復(fù)雜指令往往是低頻度指令。n大量復(fù)雜指令的控制邏輯不規(guī)整，不適于VLSI工藝nVLSI的出現(xiàn)，使單芯片處理機希望采用規(guī)整的硬聯(lián)邏輯實現(xiàn)，而不希望用微程序，因為微程序的使用反而制約了速度提高。(微碼的存控速度比CPU慢5-10倍)。n軟硬功能分配n復(fù)雜指令增加硬件的復(fù)雜度，使指令執(zhí)行周期大大加長，直接訪存次數(shù)增多，數(shù)據(jù)重復(fù)利用率低。n不利于先進指令級并行技術(shù)的采用n流水線技術(shù)RISC基本設(shè)計思想n減小CPI: CPUtime=Instr_Count * CPI * Clock_cyclen精簡指令集：

11、保留最基本的,去掉復(fù)雜、使用頻度不高的指令n采用Load/Store結(jié)構(gòu)，有助于減少指令格式，統(tǒng)一存儲器訪問方式n采用硬接線控制代替微程序控制RISC的提出與發(fā)展nLoad/Store結(jié)構(gòu)提出： CDC6600(1963)-CRAY1(1976)nRISC思想最早在IBM公司提出，但不叫RISC，IBM801處理器是公認體現(xiàn)RISC思想的機器。n1980年，Berkeley的Patterson和Dizel提出RISC名詞，并研制了RISC-,實驗樣機。n1981年Stenford的Hennessy研制MIPS芯片。n85年后推出商品化RISC: MIPS1(1986)和SPARC V1(198

12、7)典型的高性能RISC處理器nSUN公司的SPARC(1987)nMIPS公司的SGI:MIPS(1986)nHP公司的PA-RISC,nIBM, Motorola公司的PowerPCnDEC、Compac公司的Alpha AXPnIBM的RS6000(1990)第一臺Superscalar RISC機 CISC與RISC的對比類別CISCRISC指令系統(tǒng)指令數(shù)量很多較少，通常少于100執(zhí)行時間有些指令執(zhí)行時間很長，如整塊的存儲器內(nèi)容拷貝；或?qū)⒍鄠€寄存器的內(nèi)容拷貝到存貯器沒有較長執(zhí)行時間的指令編碼長度編碼長度可變，1-15字節(jié)編碼長度固定，通常為4個字節(jié)尋址方式尋址方式多樣簡單尋址操作可以對

13、存儲器和寄存器進行算術(shù)和邏輯操作只能對寄存器對行算術(shù)和邏輯操作，Load/Store體系結(jié)構(gòu)編譯難以用優(yōu)化編譯器生成高效的目標代碼程序 采用優(yōu)化編譯技術(shù)，生成高效的目標代碼程序 信息存儲的字節(jié)順序n以32位的ARM微處理器為例nARMARM體系結(jié)構(gòu)將存儲器看作是從零地址開始體系結(jié)構(gòu)將存儲器看作是從零地址開始的字節(jié)的線性組合。的字節(jié)的線性組合。n從零字節(jié)到三字節(jié)放置第一個存儲的字數(shù)據(jù)，從零字節(jié)到三字節(jié)放置第一個存儲的字數(shù)據(jù)，從第四個字節(jié)到第七個字節(jié)放置第二個存儲從第四個字節(jié)到第七個字節(jié)放置第二個存儲的字數(shù)據(jù)，依次排列。的字數(shù)據(jù)，依次排列。n作為作為3232位的微處理器，位的微處理器，ARMARM

14、體系結(jié)構(gòu)所支持體系結(jié)構(gòu)所支持的最大尋址空間為的最大尋址空間為4GB4GB。 ARM ARM存儲數(shù)據(jù)類型存儲數(shù)據(jù)類型ARM處理器支持以下六種數(shù)據(jù)類型： 8位有符號和無符號字節(jié)。16位有符號和無符號半字，以2字節(jié)的邊界對齊。32位有符號和無符號字，以4字節(jié)的邊界對齊。n存儲器格式地址空間的規(guī)則：位于地址A的字包含的字節(jié)位于地址A,A+1,A+2和A+3；位于地址A的半字包含的字節(jié)位于地址A和A+1；位于地址A+2的半字包含的字節(jié)位于地址A+2和A+3；位于地址A的字包含的半字位于地址A和A+2； 字節(jié)字節(jié)字節(jié)字節(jié)地址AA+1A+2A+3半字半字字存儲器系統(tǒng)有兩種映射機制：小端存儲器系統(tǒng)： 在小端格

15、式中，高位數(shù)字存放在高位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線70(低位對齊)。 大端存儲器系統(tǒng)： 在大端格式中，高位數(shù)字存放在低位字節(jié)中。因此存儲器系統(tǒng)字節(jié)0連接到數(shù)據(jù)線3124(高位對齊) 。 0 x12345678字數(shù)據(jù)的大小端存儲方式存儲器格式0 x12高位地址低位地址0 x340 x560 x78大端模式0 x78高位地址低位地址0 x560 x340 x12小端模式大端的數(shù)據(jù)存放格式大端的數(shù)據(jù)存放格式低地址低地址高地址高地址地址地址A地址地址A+1地址地址A+2地址地址A+3最高有效字節(jié)的地址最高有效字節(jié)的地址就是該就是該word的地址的地址最高有效字節(jié)最高有效字節(jié)位于最低地址位

16、于最低地址word a=0 x f6 73 4b cdf6734bcd小端的數(shù)據(jù)格式小端的數(shù)據(jù)格式低地址低地址高地址高地址地址地址A地址地址A+1地址地址A+2地址地址A+3最低有效字節(jié)的地址最低有效字節(jié)的地址就是該就是該word的地址的地址最低有效字節(jié)最低有效字節(jié)位于最低地址位于最低地址word a=0 x f6 73 4b cdf6734bcd實例大端: 小端:0 xb32045000 xddddddd00 xb32045000 xddddddd0 f6 f6 73 73 4b 4b cd cddada0000 n變量變量A：word A=0 x f6 73 4b cd，在內(nèi)存中的起始地，

17、在內(nèi)存中的起始地址為址為0 x b3 20 45 00n變量變量B：half word B=218，在內(nèi)存中的起始地址為，在內(nèi)存中的起始地址為0 x dd dd dd d0問題：問題：half word B=218half word B=218與與word C=218word C=218在內(nèi)在內(nèi)存中的存放方式有何不同？請分大端和小存中的存放方式有何不同？請分大端和小端兩種情況說明。端兩種情況說明。嵌入式微處理器的分類n按體系結(jié)構(gòu)的不同可分為五大類nARMnMIPSnPOWER PCnX86nSH系列 Source:AndrewAllison,InsideTheNewComputerIndust

18、ry,January200132位浪潮的到來02,0004,0006,0008,00010,00012,00014,00016,000Millions of Units2000200120022003200420052006200720082009MPUMCU (excl. DSP)CoresSource: Semico Research Corp. and SIA/WSTS02,0004,0006,0008,00010,00012,000Millions of Units200020012002200320042005200620072008200932-Bit +16-Bit8-Bit4-

19、BitTotal MCU, by Sub-Category (excl. DSP) Total Embedded Control Market Shipments by Type 總共約總共約26億個億個32位處理器位處理器付運，占總數(shù)付運，占總數(shù)96億的億的27%2005年年ARM為為17億個，億個，約占約占32位總量的位總量的70%左右左右ARM處理器的分類n結(jié)構(gòu)體系版本（Architecture）nARM v4TnARM v5TE nARM v6nARM Cortex (v7)nProcessor FamilynARM7 nARM9nARM10nARM11nARM Cortexv4 v5

20、TESA110v4TARM720TARM7TDMI-SARM920TARM940TARM922TARM966E-SARM946E-SARM1020Ev5TEJ / Jazellev6 / JazelleARM7EJ-SARM926EJ-SARM1026EJ-SARM11 Micro-Architecture ARM V4nARMV4是目前支持的最老的架構(gòu),是基于32-bit地址空間的32-bit指令集。ARMv4除了支持ARMv3的指令外還擴展了：v支持支持halfwordhalfword的存取的存取v支持支持bytebyte和和halfwordhalfword的符號擴展讀的符號擴展讀v支持支

21、持ThumbThumb指令指令v提供提供ThumbThumb和和NormalNormal狀態(tài)的轉(zhuǎn)換指令狀態(tài)的轉(zhuǎn)換指令v進一步的明確了會引起進一步的明確了會引起UndefinedUndefined異常的指令異常的指令 v對以前的對以前的26bits26bits體系結(jié)構(gòu)的體系結(jié)構(gòu)的CPUCPU不再兼容不再兼容 ARMv4TnARMv4T增加了16-bit Thumb指令集，這樣使得編譯器能產(chǎn)生緊湊代碼（相對于32-bit代碼，內(nèi)存能節(jié)省到35%以上)并保持32-bit系統(tǒng)的好處。nThumb在處理器中仍然要擴展為標準的32位ARM指令來運行。用戶采用16位Thumb指令集最大的好處就是可以獲得更高

22、的代碼密度和降低功耗。 ARM V5TEn1999年推出ARMv5TE其增強了Thumb體系,增強的Thumb體系增加了一個新的指令同時改進了Thumb/ARM相互作用、編譯能力和混合及匹配ARM與Thumb例程，以更好地平衡代碼空間和性能n并在ARM ISA上擴展了增強的DSP指令集: 增 強 的 D S P 指 令 包 括 支 持 飽 和 算 術(shù)（saturated arithmetic）, 并且針對Audio DSP應(yīng)用提高了70%性能。E擴展表示在通用的CPU上提供DSP能力。 ARMv5TEJn2000年推出ARMv5TEJ，增加了Jazelle擴展以支持Java加速技術(shù)。nJaze

23、lle技術(shù)比僅僅基于軟件的JVM性能提高近8倍的性能減少了80的功耗。 ARMv6n2001年推出ARMv6，它在許多方面做了改進如內(nèi)存系統(tǒng)、異常處理和較好地支持多處理器。nSIMD擴展使得廣大的軟件應(yīng)用如Video和Audio codec的性能提高了4倍。nThumb-2和TrustZone 技術(shù)也用于ARMv6中。ARMv6第一個實現(xiàn)是2002年春推出的ARM1136J(F)-STM處理器，2003年又推出了ARM1156T2(F)-S和ARM1176JZ(F)-S處理器。ARMv7nARMv7定義了3種不同的處理器配置（processor profiles）: nProfile APro

24、file A是面向復(fù)雜、基于虛擬內(nèi)存的是面向復(fù)雜、基于虛擬內(nèi)存的OSOS和應(yīng)用的和應(yīng)用的nProfile RProfile R是針對實時系統(tǒng)的是針對實時系統(tǒng)的nProfile MProfile M是針對低成本應(yīng)用的優(yōu)化的微控制器的是針對低成本應(yīng)用的優(yōu)化的微控制器的。n所有ARMv7 profiles實現(xiàn)Thumb-2技術(shù)，同時還包括了NEON技術(shù)的擴展提高DSP和多媒體處理吞吐量400，并提供浮點支持以滿足下一代3D圖形和游戲以及傳統(tǒng)嵌入式控制應(yīng)用的需要。系列系列相應(yīng)產(chǎn)品相應(yīng)產(chǎn)品性能特點性能特點ARM7ARM7系列系列ARM7TDMI，ARM7TDMI-S，ARM720T，ARM7EJ三級流水

25、三級流水性能：性能：0.9MIPS/MHz, 可達到可達到130MIPs (Dhrystone2.1)ARM9ARM9系列系列ARM920T， ARM922T五級流水，五級流水，性能：性能：1.1MIPS/MHz，可達，可達300 MIPS (Dhrystone 2.1)，單，單32-bit AMBA bus接口，支持接口，支持MMU ARM9EARM9E系列系列ARM926EJ-S, RM946E-S, ARM966E-S, ARM968E-S,ARM996HS五級流水，支持五級流水，支持DSP指令。指令。性能：性能：1.1MIPS/MHz，可達，可達300 MIPS (Dhrystone

26、2.1)，高性能，高性能AHB, 軟核軟核（soft IP）ARM10ARM10系列系列ARM1020E, ARM1022EARM1026EJ-S6級流水支持分支預(yù)測（級流水支持分支預(yù)測（branch prediction），支持），支持DSP指令。指令。性能：性能：1.35 MIPS/MHz，可達，可達430+ Dhrystone 2.1 MIPS，可選支，可選支持高性能浮點操作，雙持高性能浮點操作，雙64位總線接口位總線接口，內(nèi)部內(nèi)部64位數(shù)據(jù)通路位數(shù)據(jù)通路 系列系列相應(yīng)產(chǎn)品相應(yīng)產(chǎn)品性能特點性能特點ARM11 ARM11 系列系列ARM11MPCore,ARM1136J(F)-S, ARM

27、1156T2(F)-S,ARM1176JZ(F)-S8級流水線級流水線(9級級ARM1156T2(F)-S)，獨立的，獨立的load-store和和arithmetic流水線，支持分支預(yù)測和返回流水線，支持分支預(yù)測和返回棧（棧（Return Stack）。強大的）。強大的ARMv6 指令集，指令集，支持支持DSP， SIMD (Single Instruction Multiple Data) 擴展，擴展，支持支持ARM TrustZone 、Thumb-2核心技術(shù)。核心技術(shù)。740 Dhrystone 2.1 MIPS，低功耗，低功耗0.6mW/MHz (0.13m, 1.2V) Corte

28、xCortex系列系列Cortex-A8, Cortex-M3,Cortex-R4 Cortex-A系列系列: 面向用于復(fù)雜面向用于復(fù)雜OS和應(yīng)用的應(yīng)用處和應(yīng)用的應(yīng)用處理器（理器（applications processors），支持），支持ARM, Thumb and Thumb-2指令集。指令集。Cortex-R系列：面向嵌入式實時領(lǐng)域的嵌入式系列：面向嵌入式實時領(lǐng)域的嵌入式處理器，支持處理器，支持ARM, Thumb,和和Thumb-2 指令集。指令集。Cortex-M系列：面向深嵌入式價格敏感的嵌入系列：面向深嵌入式價格敏感的嵌入式處理器，式處理器， 只支持只支持Thumb-2指令集指

29、令集 SecurCore SecurCore 系列系列SecurCore SC100，SecurCore SC200 用于用于Smart Card和和Secure IC的的32-bit解決方案。解決方案。支持支持ARM和和Thumb 指令集，軟核。指令集，軟核。具有安全特征和低成本安全存儲保護單元具有安全特征和低成本安全存儲保護單元當(dāng)前的主流ARM處理器nARM7n世界上最為廣泛使用的世界上最為廣泛使用的 CPU CPU 之一之一n100MHz100MHznARM9n100-300MHz100-300MHz1.7BARMPowredshipmentinyearof2005,31%isARM9b

30、ased.ARM11 芯片已經(jīng)面世nARM11n300-700+ MHz300-700+ MHznSIMD SIMD 指令擴展支持更豐富的多媒體應(yīng)用指令擴展支持更豐富的多媒體應(yīng)用n4040家授權(quán)芯片公司，一些已開始量產(chǎn)家授權(quán)芯片公司，一些已開始量產(chǎn)FOMA N902iFirst ARM11 based phoneOMAP2420i.MX31/i.MX31L目前最快的嵌入式處理器n最快的處理器提供超過2000 DMIPS 的性能n運行于運行于 1GHz 1GHz 頻率頻率 (90nm or 65nm (90nm or 65nm 制造工藝制造工藝) )n功耗小于 300mWARM Cortex A

31、8 Application ProcessorARM7TDMIThumb Thumb 架構(gòu)擴展架構(gòu)擴展, , 提供兩個獨立的指令集：提供兩個獨立的指令集：ARM ARM 指令，均為指令，均為 3232位位ThumbThumb指令，均為指令，均為 1616位位兩種運行狀態(tài)，用來選擇哪個指令集被執(zhí)行兩種運行狀態(tài)，用來選擇哪個指令集被執(zhí)行內(nèi)核具有內(nèi)核具有DebugDebug擴展結(jié)構(gòu)擴展結(jié)構(gòu)增強乘法器增強乘法器 (32x8) (32x8) 支持支持6464位結(jié)果位結(jié)果EmbeddedICE EmbeddedICE 邏輯邏輯n3 3 級流水線級流水線n馮馮諾依曼架諾依曼架構(gòu)構(gòu)nCPI(Cycle CPI

32、(Cycle Per Per Instruction) Instruction) 約為約為1.91.9ARM7TDMI指令流水線n為增加處理器指令流的速度，ARM7 系列使用3級流水線。n允許多個操作同時處理，而非順序執(zhí)行。n PC指向正被取指的指令，而非正在執(zhí)行的指令。FetchDecodeExecute從存儲器中讀取指令從存儲器中讀取指令解碼指令中用到的寄存器解碼指令中用到的寄存器寄存器讀（從寄存器寄存器讀（從寄存器Bank）移位及移位及ALU操作操作寄存器寫（到寄存器寄存器寫（到寄存器Bank ）PCPCPC - 4PC-2PC - 8PC - 4ARMThumbARM7TDMI指令流水

33、線 操作操作周期周期 1 2 3 45 6 ADD SUB MOV AND ORR EOR CMP RSBFetchDecode。FetchExecuteDecodeFetchExecuteDecodeFetchExecuteDecodeFetchFetchExecuteDecode ExecuteDecodeFetchExecuteDecodeFetch該例中用6個時鐘周期執(zhí)行了6條指令所有的操作都在寄存器中（單周期執(zhí)行）指令周期數(shù) (CPI) = 1ARM9TDMInHarvard架構(gòu)n增加了可用的存儲器寬度增加了可用的存儲器寬度l指令存儲器接口指令存儲器接口l數(shù)據(jù)存儲器接口數(shù)據(jù)存儲器接口

34、n可以實現(xiàn)對指令和數(shù)據(jù)存儲器的同時訪問可以實現(xiàn)對指令和數(shù)據(jù)存儲器的同時訪問n5 級流水線n實現(xiàn)了以下改進：n改進改進 CPI CPI 到到 1.51.5n提高了最大時鐘頻率提高了最大時鐘頻率ARM9TDMIInstructionFetch Shift + ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARM or ThumbInst DecodeReg SelectRegReadShiftALURegWriteThumbARMdecompressARM decodeInstructionF

35、etchFETCHDECODEEXECUTEARM7TDMIARM9E-S 系列概述nARM9E 基于 ARM9TDMI 內(nèi)核，有以下擴展和增強n單周期 32x16 乘法器nEmbeddedICE 邏輯 RTn改進的 ARM/Thumb 交互操作n新的32x16和 16x16 乘法指令n新的計數(shù)到零指令n新的飽和算術(shù)指令nARM946E-SnARM9E-S 內(nèi)核n指令和數(shù)據(jù)cache, 大小可選擇n指令和數(shù)據(jù)RAM,大小可選擇n保護單元nAHB 總線接口nARM966E-Sn與 ARM946E-S相似, 但無 cacheARM926EJ-S系列概述nJazelle狀態(tài)允許直接執(zhí)行Java 8位

36、碼nARM926EJ-SnARM9E-S ARM9E-S 內(nèi)核內(nèi)核n可配置的可配置的cachecache和和 TCMTCMn內(nèi)存管理單元內(nèi)存管理單元n雙重雙重 32 32位位 AHB AHB 總線接口總線接口 ( (多層多層) )ARM10E 系列概述v5TEv5TE架構(gòu)架構(gòu)CPI CPI 1.3 1.36 6 級流水線級流水線靜態(tài)分支預(yù)測靜態(tài)分支預(yù)測32kB 32kB 指令指令cachecache和和32kB32kB數(shù)據(jù)數(shù)據(jù)cachecache支持支持“Hit under miss”Hit under miss”非阻塞的執(zhí)行單元非阻塞的執(zhí)行單元每周期每周期64 64 位的位的 LDM / S

37、TMLDM / STM操作操作EmbeddedICEEmbeddedICE邏輯邏輯 - RT-II- RT-II支持新的支持新的 VFPv1 VFPv1 結(jié)構(gòu)結(jié)構(gòu)同同ARM1020EARM1020E，除了，除了cachecache大小為大小為16kB16kB對對SUDL(single user design license )SUDL(single user design license )有效有效ARM1020EARM1022EARM9 vs ARM10MIPSn從1986年推出R2000處理器以來，MIPS陸續(xù)推出R3000、R4000、R8000等。n之后,MIPS公司的戰(zhàn)略發(fā)生變化，把重點放在嵌入式系統(tǒng)。n1999年，MIPS公司發(fā)布了MIPS32和MIPS64體系結(jié)構(gòu)標準，集成了原來所有的MIPS指令集，并且增加了許多更強大的功能。n此后MIPS公司又陸續(xù)開發(fā)了高性能、低功耗的32位和64位處理器內(nèi)核。 MIPS RISCMIPSn在MIPS的32位內(nèi)核中n4K系列對應(yīng)于SOC應(yīng)用設(shè)計；nM4K系列內(nèi)核是為在下一代消費電子、網(wǎng)絡(luò)、寬帶應(yīng)用中越來越受歡迎的多CPU SOC所設(shè)計；n4KE系列具有目前32位通用嵌入式處理器中最高的DMIPS/MHz性