課程設計利用可編程邏輯器件設計CCD驅動信號源

1、課程設計利用可編程邏輯器件設計CCD驅動信號源電荷耦合器件(CCD)作為一種高性能的光電圖像傳感器，具有光譜響應寬、線性好、動態(tài)范圍寬、噪聲低、靈敏度高、實時傳輸和電荷掃描等多方面優(yōu)點，同時兼有大面陣和高空間分辨率等特性, 因此被廣泛應用于眾多光電檢測領域。要使CCD穩(wěn)定可靠地工作，必須設計出符合CCD正常工作所要求的時序驅動信號，才能充分發(fā)揮CCD的光電轉換功能。因此，如何快速方便地產生CCD 驅動時序, 成為CCD驅動電路設計的關鍵。CCD時序驅動電路的設計及其工作性能的優(yōu)劣，直接影響著測量精度和系統(tǒng)的功能。CPLD是可編程邏輯器件(Complex Progranmmable Logic

2、Device)的英語縮寫，在可編程邏輯器件芯片內部，按一定排列方式集成了大量的門和觸發(fā)器等根本邏輯元件，可以通過對其編程將這些芯片內部的元件連接起來，使之滿足系統(tǒng)要求。【設計目的】1進一步掌握CCD的工作原理，理解CCD驅動信號時序與CCD工作流程的關系； 2學會用圖形輸入方式進行可編程邏輯器件的設計、調試，實現CCD的驅動信號；3. 了解用VHDL語言進行可編程邏輯器件設計、調試的方法，為進一步學習打好根底；4. 穩(wěn)固和加深對數字電路相關知識的理解，學以致用，提高實踐動手能力。【設計內容】4MHz輸入時鐘CLKF1F2FR輸出光電信號CPLDCCDSH圖1 CCD在CPLD的驅動下工作的原理

3、示意圖線陣CCD的工作原理如上圖6-1所示，晶振產生的4MHz輸入時鐘信號經CPLD處理以后，得到驅動信號SH、F1、F2、FR，CCD器件在這些驅動信號的驅動下，將投射到CCD器件上的光信號轉化為模擬視頻信號，如下圖為CCD器件接收單縫衍射光強后得到的結果。設計中選擇的CCD器件為日本東芝公司的TCD1206SUP，它的驅動信號之間的相互關系及CPLD輸入時鐘的波形應滿足這些關系：光積分時間TSH由使用者根據具體應用時光強來決定，但其低電平局部必須在F1、F2低電平局部的內部，F1、F2為兩相互補時鐘，希望后沿斜一些，以便獲得較高的轉移效率。復位脈沖FR的頻率為F1、F2的二倍，而且其平頂局

4、部必須在F1、F2脈沖平頂的中間。時序之間更嚴格的要求已標注在圖2中，或參考TCD1206SUP的產品資料。本設計的內容是：給定如圖2所示的4 MHz輸入時鐘，要求采用Altera公司的EPM7128SLC84-7芯片，使用圖形輸入方式(學有余力的同學可采用VHDL語言編程方式)對CPLD進行編程，從而得到滿足圖2要求的CCD驅動信號，驅動該CCD正常工作，完成光電信號的轉換。t2>500nst1>0t3>0t4>20nsCLKSHF1F2FRfCLK=4MHzTSHTTSH>1200T0.01MHz<f<1MHzt5>1000nsF2=F1圖2

5、 TCD1206SUP的驅動波形的相關參數【設計平臺】設計軟件：Quartus II 8.1及以上版本測試儀器：OEMS CCD光電測量及技術實驗系統(tǒng)1臺、計算機1臺、示波器1臺?！驹O計步驟】1明確設計任務、設計方法 參考資料： TCD1206SUP器件說明書；?固體圖像傳感器?，袁祥輝，重慶大學出版社；?圖像傳感器應用技術?，王慶有，電子工業(yè)出版社；?光電技術?，王慶有，電子工業(yè)出版社；2. 完成驅動信號的硬件數字電路設計，畫出電路圖； 參考書籍：?數字電子技術?3. 熟悉Quartus II軟件，學習CPLD的設計方法，圖形輸入方式或Verilog語言編程方式任選其一。 參考書籍：1 王冠

6、，愈一鳴.面向CPLD/FPGA 的Verilog設計.北京：機械工業(yè)出版社，2007年3月.2 趙曙光，郭萬有，楊頌華.可編程邏輯器件原理開發(fā)與應用.西安:西安電子科技大學出版社，2000年6月.3 劉篤仁，楊萬海.在系統(tǒng)可編程技術器件原理與應用.西安:西安電子科技大學出版社，1999年2月.4 Verilog HDL與數字ASIC設計根底.武漢：華中科技大學出版社，2007年12月.5 復雜數字電路系統(tǒng)的Verilog HDL設計技技術, 夏宇聞，北京航空航天 大學出版社. 4將設計好的驅動信號電路圖(或轉化為相應得Verilog程序后)輸入到Quartus II軟件中并調試，如果不正確那

7、么返回修改，直到所得輸出信號滿足所給時序要求。5. 優(yōu)化Verilog程序，提高運行速度并使用最少的資源。6連接下載電纜：將下載電纜的一端插入計算機串口，另一端插入電路板上的“JTAG接口，接通系統(tǒng)電源。將所得程序寫入到CPLD芯片中；利用示波器測試驅動信號驗證其正確性，檢測輸出信號是否正確，與所要求的信號進行比照。管腳分配：CLK- 2 SH - 8 F1 - 9 F2 - 10 FR - 11 時間：17周星期4之前 地點：6教420【總結】 完成設計報告，包含以下內容： 1. 設計內容與要求2. 畫出本次設計的電路圖；3說明利用CPLD設計驅動信號的根本過程；4說明采用CPLD器件進行設

8、計的優(yōu)點、應用；5. 如何選擇適宜的CPLD器件？ 設計時間安排表14周星期5上午講解CCD的驅動原理、要求，安排學習資料，學習FPGA根底；演示設計過程，測試方法；15周星期3晚上19：00討論，答疑；15周星期5晚上19：00討論，答疑。17周星期2上午9：00提交設計，討論，答疑。CLKCLK1 CPSH附： 幾種常用的CCD驅動方法1. 直接數字電路驅動方法這種方法用數字門電路及時序電路搭成CCD驅動時序電路。一般由振蕩器、單穩(wěn)態(tài)觸發(fā)器、計數器等組成。可用標準邏輯器件搭成或可編程邏輯器件制成。特點是驅動頻率高，但邏輯設計比擬復雜。2. 單片機驅動方法單片機PB0PB1PB2PB3SH1

9、2RSTCD1206圖1OSDOS 單片機產生CCD驅動時序的方法，主要依靠程序編制，直接由單片機I/O口輸出驅動時序信號。時序信號是由程序指令間的延時產生。這種方法的特點是調節(jié)時序靈活方便、編程簡單，但通常具有驅動頻率低的缺點。如果使用指令周期很短單片機如AVR單片機，那么可以克服這一缺點。如圖1所示。3. EPROM驅動方法在EPROM中事先存放驅動CCD的所有時序信號數據，并由計數電路產生EPROM的地址使之輸出相應的驅動時序。這種方法結構簡明，與單片機驅動方法相似。4. 專用IC驅動方法利用專用集成電路產生CCD驅動時序，集成度高、功能強、使用方便。在大批量生產中，驅動攝像機等視頻領域

10、首選此法，但在工業(yè)測量中又顯得靈活性不好。5. CPLD驅動方法晶振可編程邏輯器件CPLDTCD1206SH12RSOSDOS圖2CLK 這種設計方法一般結合相應的設計軟件，如Quartus,通過電路圖或硬件描述語言輸入的方式來設計和仿真驅動脈沖。利用自頂向下的設計方法，將CCD時序發(fā)生器的原理分為幾個邏輯關系層。通過逐級仿真，最后將編譯生成的文件燒錄到可編程邏輯芯片上。如圖2所示。6. 幾種驅動方法的比擬 早期的CCD 驅動電路幾乎全部是由普通數字電路芯片實現的,由于需要復雜的三相或四相交迭脈沖,一般整個驅動電路需要20 個芯片左右,體積較大,設計也復雜,偏重于硬件的實現,調試困難,靈活性較

11、差。EPROM方法設計思想十分簡單,不管對任何型號的CCD ,其硬件結構幾乎不需要變化。只需按CCD 的典型驅動波形圖,將EPROM 輸出數據與CCD 信號相對應,以及將波形轉化成數據即可,設計起來十分簡單。而設計的系統(tǒng)性能穩(wěn)定,可以進行程序擦除,再開發(fā),但是器件要工作還需要地址發(fā)生器,而根據前面分析的結果,要保存一個周期的驅動波形信號需要14k 或以上存儲量,相應的地址信號也需要14 位或更多,設計這么多位的同步計數器又增加了設計工作量,而且電路板面積也隨之增大。另外,存儲的數據不能在系統(tǒng)修改。單片機驅動方法與EPROM 方法有些相似。EPROM 方法每改變地址就輸出新的狀態(tài)數據,單片機法每改變一次端口輸出指令就改變了輸出數據。在這種設計方法中,硬件電路非常簡單,但是存在資源浪費較多,頻率較低的缺陷