計算機(jī)組成原理試題(卷)答案解析

1、計算機(jī)組成原理復(fù)習(xí)資料一、名詞解釋：異步控制方式：異步控制不存在基準(zhǔn)時標(biāo)信號，微操作的時序是由專用的應(yīng)答線路控制的，即控制器發(fā)出某一個微操作控制信號后，等待執(zhí)行部件完成該操作時所發(fā)回的“回答”或“終了”信號，再開始下一個微操作。向量地址：是存放服務(wù)程序入口地址的存儲單元地址，它由硬件形成多重中斷：即指CPU在處理中斷的過程中，乂出現(xiàn)了新的中斷請求，此時若CPU暫停現(xiàn)行的中斷處理，轉(zhuǎn)去處理新的中斷請求，即多重中斷CMDR:控制存儲器地址寄存器總線判優(yōu)：是當(dāng)總線上各個主設(shè)備同時要求占用總線時，通過總線控制器，按一定的優(yōu)先等級順序確定某個主設(shè)備可以占用總線。系統(tǒng)的并行性：進(jìn)位鏈：是傳遞進(jìn)位的邏輯電路

2、間接尋址：有效地址是由形式地址間接提供的微操作命令和微操作：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現(xiàn)的最基本操作?？焖倬彌_存儲器：為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲器，基址尋址：有效地址等丁形式地址加上基址寄存器的內(nèi)容。流水線中的多發(fā)技術(shù)：為了提高流水線的性能，設(shè)法在一個時鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的結(jié)果指令字長：一條指令的二進(jìn)制代碼位數(shù)周期竊取：DMA方式中由DMA接口向CPU申請占用總線，占用一個存取周期。雙重分組跳躍進(jìn)位：n位全加器分成若干大組，大組內(nèi)乂分成若干小組，大組中小組的最高進(jìn)位同時產(chǎn)生，大組與大組問的進(jìn)位申行傳送。硬件向量法：

3、是利用硬件產(chǎn)生向量地址，再由向量地址找到中斷服務(wù)程序的入口地址?？偩€：是連接多個部件的信息傳輸線，是各個部件共享的傳輸介質(zhì)。指令流水：是改變各條指令按順序申行執(zhí)行的規(guī)則，使機(jī)器在執(zhí)行上一條指令的同時，取出下一條指令，即上一條指令的執(zhí)行周期和下一條指令的取指周期同時進(jìn)行。尋址方式：是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件緊密相關(guān)，而且直接影響指令格式和指令功能。微程序控制：采用與存儲程序類似的方法來解決微操作命令序列的形成，將一條機(jī)器指令編寫成一個微程序，每一個微程序包含若干條微指令，每一條指令包含一個或多個微操作命令。RISC：即精簡指令系統(tǒng)計算機(jī)存儲器帶寬：指單

4、位時間內(nèi)從存儲器進(jìn)入信息的最大數(shù)量。中斷隱指令及功能：中斷隱指令是在機(jī)器指令系統(tǒng)中沒有的指令，它是CPU在中斷周期內(nèi)由硬件自動完成的一條指令，其功能包括保護(hù)程序斷點、尋找中斷服務(wù)程序的入口地址、關(guān)中斷等功能。機(jī)器字長：CPU能同時處理的數(shù)據(jù)位數(shù)時鐘周期：節(jié)拍，時鐘頻率的倒數(shù)，機(jī)器基本操作的最小單位。向量地址：中斷方式中由硬件產(chǎn)生向量地址，可由向量地址找到入口地址。系統(tǒng)總線：是指CPU、主存、I/O（通過I/O接口）各大部件之間的信息傳輸線。按傳輸信息的不同，乂分?jǐn)?shù)據(jù)總線、地址總線和控制總線。機(jī)器指令：CPU能直接識別并執(zhí)行的指令，它的表現(xiàn)形式是二進(jìn)制編碼。超流水線：是將一些流水線寄存器插入到流

5、水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時鐘周期內(nèi)一個功能部件被使用多次。超標(biāo)量：指在每個時鐘周期內(nèi)可同時并發(fā)多條獨立指令，即以并行操作方式將兩條或兩條以上指令編譯并執(zhí)行，在一個時鐘周期內(nèi)需要多個功能部件。填空題1. 在DMA方式中，CPU和DMA控制器通常采用三種方法來分時使用主存，它們是停止CPU訪問主存、周期挪用和DMA和CPU交替訪問主存。2.一個總線傳輸周期包括申請分配階段、尋址階段、傳數(shù)階段和結(jié)束階段四個階段。3. CPU采用同步控制方式時，控制器使用機(jī)器周期和節(jié)拍組成的多極時序系統(tǒng)。4. 在組合邏輯控制器中，微操作控制信號由指令操作碼、時序和狀態(tài)條件決定。5.

6、 CPU從主存取出一條指令并執(zhí)行該指令的時間叫指令周期，它通常包含若十個機(jī)器周期，而后者乂包含若干個節(jié)拍。機(jī)器周期和節(jié)拍組成多級時序系統(tǒng)。6. I/O與主機(jī)交換信息的控制方式中，程序查詢方式CPU和設(shè)備是申行工作的。DMA和程序中斷方式CPU和設(shè)備是并行工作的，前者傳送與主程序是并行的，后者傳送和主機(jī)是申行的。7. I/O與主機(jī)交換信息的方式中,程序查詢方式和中斷方式都需通過程序?qū)崿F(xiàn)數(shù)據(jù)傳送，其中程序查詢方式體現(xiàn)CPU與設(shè)備是申行工作的。8. 對丁一條隱含尋址的算術(shù)運算指令，其指令字中不明確給出操作數(shù)的地址，其中一個操作數(shù)通常隱含在累加器中。9 .在總線的異步通信方式中，通信的雙方可以通過不互

7、鎖、半互鎖和全式鎖三種類型聯(lián)絡(luò)。10 .在微程序控制器中，一條機(jī)器指令對應(yīng)一個微程序、若某機(jī)有38條機(jī)器指令，通?？蓪?yīng)41個微程序。11 .完成一條指令一般分為取指周期和執(zhí)行周期，前者完成和指令和分析指令操作，后者完成執(zhí)行指令操作。12 .在寫操作時，對Cache與主存單元同時修改的方法稱作寫直達(dá)法，若每次只暫時寫入Cache，直到替換時才寫入主存的方法稱作回法。13 .在小數(shù)定點機(jī)中，采用1位符號位，若寄存器內(nèi)容為10000001,當(dāng)它分別表示為原碼、補(bǔ)碼和反碼時，其對應(yīng)的真值分別為久、-1和-120/128（均用十進(jìn)制表小）014 .指令尋址的基本方式有兩種，一種是順序?qū)ぶ贩绞?、其指令?/p>

8、址由程序計數(shù)器給出，另一種是跳躍尋址方式，其指令地址由指令本身給出。15.在一個有四個過程段的浮點加法器流水線中，假設(shè)四個過程段的時間分別是Ti=60nsT2=50ns丁3=90nsT4=80ns。則加法器流水線的時鐘周期至少為90ns。如果采用同樣的邏輯電路，但不是流水線方式，則浮點加法所需的時間為280ns。16 .按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括保護(hù)現(xiàn)場、開中斷、設(shè)備服務(wù)、恢復(fù)現(xiàn)場和中斷返回幾部分。17 .變址尋址和基址尋址的區(qū)別是:在基址尋址中，基址寄存器提供基地址，指令提供偏移量；而在變址尋址中，變址寄存器提供偏移量,指令提供基地址。18 .影響流水線性能的因素主要反映在訪存沖突和

9、相關(guān)問題兩個方面。19 .利用輸出輸入指令進(jìn)行輸入輸出操作的I/O編址方式為統(tǒng)一編址。20 .主存一輔存和組成存儲系統(tǒng)的層次結(jié)構(gòu)。選擇題I .一條指令中包含的信息有。A. 操作碼、控制碼；B.操作碼、向量地址；CV操作碼、地址碼。2. 在各種異步通信方式中，度最快。A. 全互鎖；B.半互鎖；C/.不互鎖。3. 一個512KB的存儲器，其地址線和數(shù)據(jù)線的總和是。A. 17;BV.19;C.27。4. 在下歹0因素中，與Cache的命中率無關(guān)的是。A. Cache塊的大??；B.Cache的容量；C/.主存的存取時間。5.在計數(shù)器定時查詢方式下，若計數(shù)從0開始，則oA/.設(shè)備號小的優(yōu)先級高；B.每個

10、設(shè)備使用總線的機(jī)會相等；C.設(shè)備號大的優(yōu)先級高。6. Cache的地址映象中，若主存中的任一塊均可映射到Cache內(nèi)的任一塊的位置上，稱作A.直接映象；B/.全相聯(lián)映象；C.組相聯(lián)映象。7. 中斷服務(wù)程序的最后一條指令是oA.轉(zhuǎn)移指令；B.出棧指令；C/中斷返回指令。8. 微指令操作控制字段的每一位代表一個控制信號，這種微程序的控制（編碼）方式是0A.字段直接編碼;B/.直接編碼；C.混合編碼。9 .在取指令操作之后，程序計數(shù)器中存放的是。A.當(dāng)前指令的地址；B.程序中指令的數(shù)量；CV.下一條指令的地址。10 .以下敘述中是正確的。AV.RISC機(jī)一定采用流水技術(shù)；B.采用流水技術(shù)的機(jī)器一定是

11、RISC機(jī)；C.CISC機(jī)一定不采用流水技術(shù)。II .在一地址格式的指令中，下列是正確的。A.僅有一個操作數(shù)，其地址由指令的地址碼提供；BV.可能有一個操作數(shù)，也可能有兩個操作數(shù)；C.一定有兩個操作數(shù)，另一個是隱含的。12 .在浮點機(jī)中，判斷原碼規(guī)格化形式的原則是。A.尾數(shù)的符號位與第一數(shù)位不同；B/.尾數(shù)的第一數(shù)位為1,數(shù)符任意；C.尾數(shù)的符號位與第一數(shù)位相同；D.階符與數(shù)符不同。13 .I/O采用不統(tǒng)一編址時，進(jìn)行輸入輸出操作的指令是。A.控制指令；B.訪存指令；C/.輸入輸出指令。14.尋址便丁處理數(shù)組問題。A.間接尋址；B/.變址尋址；C.相對尋址。15 .超標(biāo)量技術(shù)是oA.縮短原來流

12、水線的處理器周期；BV.在每個時鐘周期內(nèi)同時并發(fā)多條指令；C.把多條能并行操作的指令組合成一條具有多個操作碼字段的指令。16 .以下敘述中是錯誤的。A.取指令操作是控制器固有的功能，不需要在操作碼控制下完成；BV.所有指令的取指令操作都是相同的；C.在指令長度相同的情況下，所有指令的取指操作都是相同的。17 .I/O與主機(jī)交換信息的方式中，中斷方式的特點是。A.CPU與設(shè)備申行工作，傳送與主程序申行工作；BV.CPU與設(shè)備并行工作，傳送與主程序申行工作；C.CPU與設(shè)備并行工作，傳送與主程序并行工作。18 .用戶與計算機(jī)通信的界面是。A.CPU;B/.外圍設(shè)備；C.應(yīng)用程序；D.系統(tǒng)程序。19

13、 .零地址運算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自A.立即數(shù)和棧頂；B.暫存器；C/.棧頂和次棧頂；D.程序計數(shù)器自動加+120 .主機(jī)與設(shè)備傳送數(shù)據(jù)時，采用,主機(jī)與設(shè)備是申行工作的。A/.程序查詢方式；B.中斷方式；C.DMA方式；D.通道。21 .計算機(jī)中有關(guān)ALU的描述，正確的。A.只做算術(shù)運算，不做邏輯運算；B.只做加法；C.能存放運算結(jié)果；D/.以上答案都不對。22 .所謂三總線結(jié)構(gòu)的計算機(jī)是指。A.地址線、數(shù)據(jù)線和控制線三組傳輸線。BV.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；C. I/O總線、主存總線和系統(tǒng)總線三組傳輸線；D. 以上都不對。23. 集中式總線控制中

14、，式對電路故障最敏感。A/.鏈?zhǔn)讲樵?；B.計數(shù)器定時查詢；C.獨立請求;D.總線式。24. 以下敘述正確的。A. 外部設(shè)備一旦發(fā)出中斷請求，便立即得到CPU的響應(yīng)；B. 外部設(shè)備一旦發(fā)出中斷請求，CPU應(yīng)立即響應(yīng)；CV.中斷方式一般用丁處理隨機(jī)出現(xiàn)的服務(wù)請求；D.程序查詢用丁鍵盤中斷。25. 下列中說法有誤差。A.任何二進(jìn)制整數(shù)都可用十進(jìn)制表示;B.任何二進(jìn)制小數(shù)都可用十進(jìn)制表示;C. 任何十進(jìn)制整數(shù)都可用二進(jìn)制表示；D/.任何十進(jìn)制小數(shù)都可用二進(jìn)制表示。26 .指令寄存器的位數(shù)取決丁oA.存儲器的容量；B/.指令字長；C.機(jī)器字長；D.存儲字長。27 .在控制器的控制方式中，機(jī)器周期內(nèi)的時鐘

15、周期個數(shù)可以不相同，這屆丁。A/.同步控制；B.異步控制；C.聯(lián)合控制；D.人工控制。28 .CPU中的譯碼器主要用丁。A.地址譯碼；B/.指令譯碼；C.選擇多路數(shù)據(jù)至ALU;D.數(shù)據(jù)譯碼。29 .直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入。AV.PC;B.地址寄存器；C.累加器；D.ALU。30 .直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快至慢的排序是A.直接、立即、間接；B.直接、間接、立即；C/.立即、直接、間接；D.立即、間接、直接。31 .存放欲執(zhí)行指令的寄存器是。A.MAR;B.PC;C.MDR;DV.IR。32 .在獨立請求方式下，若有N個設(shè)備，則。A.有一個總線請

16、求信號和一個總線響應(yīng)信號；B/.有N個總線請求信號和N個總線響應(yīng)信號；C. 有一個總線請求信號和N個總線響應(yīng)信號；D. 有N個總線請求信號和一個總線響應(yīng)信號。33 .下述說法中是正確的。A. 半導(dǎo)體RAM信息可讀可寫，且斷電后仍能保持記憶；B. 半導(dǎo)體RAM是易失性RAM，而靜態(tài)RAM中的存儲信息是不易失的；C/.半導(dǎo)體RAM是易失性RAM,而靜態(tài)RAM只有在電源不掉時，所存信息是不易失的。34 .DMA訪問主存時，向CPU發(fā)出請求，獲得總線使用權(quán)時再進(jìn)行訪存，這種情況稱作0A.停止CPU訪問主存；B/周期挪用；C.DMA與CPU交替訪問；D.DMA210,y=0.101111X201求：x+

17、y答：x、y在機(jī)器中以補(bǔ)碼表小為x補(bǔ)=00,10;00.1111y補(bǔ)=00,01;00.101111對階Aj補(bǔ)=jx補(bǔ)-jy補(bǔ)=即勻=1,表示y的階碼比x的階碼小1,因此將y的尾數(shù)向右移1位，階碼4、設(shè)某機(jī)主頻為8MHz，每個機(jī)器周期平均含2個時鐘周期，每條指令平均有2.5個機(jī)器周期，試問該機(jī)的平均指令執(zhí)行速度為多少MIPS?若機(jī)器主頻不變，但每個機(jī)器周期平均含4個時鐘周期，每條指令平均有5個機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度乂是多少MIPS?答：根據(jù)主頻為8MHz，得時鐘周期為1/8=0.125s,機(jī)器周期為0.125X2=0.25s,指令周期為0.25X2.5=0.625s。(1) 平均指

18、令執(zhí)行速度為1/0.625=1.6MIPS。(2) 若機(jī)器主頻不變，機(jī)器周期含4個時鐘周期，每條指令平均含5個機(jī)器周期，則指令周期為0.125X4X5=2.5s，故平均指令執(zhí)行速度為1/2.5=0.4MIPS。5、設(shè)浮點數(shù)字長為32位，欲表示6萬的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點數(shù)溢出的條件是什么？答：因為216=65536則圮萬的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。對丁尾數(shù)為16位的浮點數(shù)，因16需用5位二進(jìn)制數(shù)表示，即(16)十=(10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32-1-1-5=25位。按這樣分配，當(dāng)階碼大丁+31時，浮點數(shù)溢出，需中斷處理。6、設(shè)機(jī)器A的主頻為8MHz，機(jī)器周期含4個時鐘周期，且該機(jī)的平均指令執(zhí)行速度是0.4MIPS，試求該機(jī)的平均指令周期和機(jī)器周期。每個指令周期包含幾個機(jī)器周期？如果機(jī)器B的主頻為12MHz，且機(jī)器周期也含4個時鐘周期，試問B機(jī)的平均指令執(zhí)行速度為多少MIPS?答：根據(jù)機(jī)器A的主頻為8MHz，得時鐘周期為=1/8MHz=0.1