了解TTL與非門(mén)

1、第四章 門(mén)電路第四章 門(mén)電路 了解TTL與非門(mén)、集電極開(kāi)路門(mén)和三態(tài)門(mén)的工作原理，熟悉它們的外特性及其應(yīng)用。 熟悉TTL 門(mén)電路及CMOS門(mén)電路的主要參數(shù)（工作速度、功耗、抗干擾能力、帶負(fù)載能力），參數(shù)的物理意義和數(shù)值的量級(jí)。4.1 數(shù)字集成電路的特點(diǎn)與分類u半導(dǎo)體集成電路：采用外延生長(zhǎng)、氧化、光刻、擴(kuò)散等技術(shù)，將多個(gè)晶體管、電阻、電容等元件以及它們之間的連線做在一塊半導(dǎo)體基片上所構(gòu)成的電路。u按內(nèi)部有源器件不同分類：雙極型數(shù)字集成電路（TTL電路）MOS型數(shù)字集成電路（CMOS電路）u按集成度不同分類： 小規(guī)模集成電路（SSI）：10100元件片 如各種邏輯門(mén)電路、集成觸發(fā)器。 中規(guī)模集成電路

2、（MSI）：1001000元件片，如譯碼器、編碼器、寄存器、計(jì)數(shù)器。 大規(guī)模集成電路（LSI）：1000 105元件片，如中央處理器，存儲(chǔ)器。 超大規(guī)模集成電路（VLSI）：105元件以上片。CPU（Pentium)含有元件310萬(wàn)330萬(wàn)個(gè) 邏輯狀態(tài)與正、負(fù)邏輯約定u在數(shù)字電路中，我們可以規(guī)定高電位為邏輯 1 ，低電位為邏輯 0 ，反之也可以規(guī)定低電位為邏輯 1 ，高電位為邏輯 0 。前者叫做“正邏輯”約定，后者叫做“負(fù)邏輯”約定。uo 1 0 0 1高電位低電位正邏輯約定負(fù)邏輯約定4.2 晶體管晶體管邏輯電路(TTL電路)4.2.1 最簡(jiǎn)單的與門(mén)、非門(mén)和與非門(mén)電路1. 二極管與門(mén)設(shè) UIH

3、=+3V ； UIL=0V。二極管正向?qū)〞r(shí)的壓降近似為0輸入輸出 FAB000010100111輸入輸出 FAB0V0V0V0V3V0V3V0V0V3V3V3V電路的輸入與輸出電位電路的真值表由真值表可知，上面電路是一個(gè)與門(mén)2. 三極管非門(mén)設(shè) UIH=5V ；UIL=0.2V。三極管飽和時(shí)UCES = 0.2V輸入A輸出F0110輸入A輸出F0.2V5V5V0.2V電路的輸入與輸出電位電路的真值表u由真值表可知，上面電路是一個(gè)非門(mén)+3 晶體管與非門(mén)4.2.2 TTL與非門(mén)電路輸入輸出 FAB001011101110輸入輸出 FAB0.2V0.2V5V0.2V5V5V5V0.2V5V5V5V0

4、.2V輸入與輸出電位電路的真值表n晶體管的結(jié)構(gòu)示意圖及電路符號(hào)C集電極集電極BE發(fā)射極發(fā)射極 P 集電結(jié)集電結(jié)發(fā)射結(jié)發(fā)射結(jié) N N MOS場(chǎng)效應(yīng)管nP型硅片作襯底，表面制作兩個(gè)N型區(qū)，引出源極(s)和漏極(d)，覆蓋一層SiO2，在漏源之間絕緣層上再制作一層金屬鋁，引出柵極(g) 。 金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)管（Metal-Oxide-semiconductor)電路符號(hào)電路符號(hào)gdsP溝道增強(qiáng)型MOS管S D 電流從S流入，D流出P溝道增強(qiáng)型MOS管P60-61 輸出級(jí)： 推拉式電路結(jié)論：1.輸入高電位時(shí)，T4飽和，T3截止，UOL=0.2V 2. IIH=40A; IOL=16mA (U

5、OL=0.2V)飽和飽和結(jié)論：1.輸入低電位時(shí)，T4截止，T3導(dǎo)通，UOH=3.6V2. IIL=1.6mA(器件手冊(cè)); IOH=0.4mA (UOH=3.6V)TTL與非門(mén)的電壓傳輸特性與非門(mén)的電壓傳輸特性1電壓傳輸特性曲線：電壓傳輸特性曲線：Vo=f（Vi） 當(dāng) uI 增大到 1.4 V左右時(shí)，輸出電壓 uO迅速下降，此時(shí)對(duì)應(yīng)的輸入電壓值稱為閾值電壓 uTH為了區(qū)別 1 和 0 兩種邏輯狀態(tài)，規(guī)定了輸出高電位的下限UOH(min)2.4V， 輸出低電位的上限UOL(max)0.4V。 UO2.4V，為邏輯 1 狀態(tài) UO0.4V，為邏輯 0 狀態(tài)UIH(min)：保證輸出為低電位即UO0

6、.4V，輸入高電位的下限（開(kāi)啟電壓）。 UIL(max)：保證輸出為高電位即UO2.4V，輸入低電位的上限（關(guān)閉電壓）。TTL非門(mén)傳輸特性 UIH(min)=2.0V UIL(max)=0.8V在前一級(jí)輸出為最壞的情況下，后一級(jí)門(mén)的輸入電壓允許的變化幅度叫做噪聲容限。高電位噪聲容限 UNH=UOH(min) UIH(min) =2.4 2.0V=0.4V 低電位噪聲容限 UNL=UIL(max) UOL (max)=0.8 0.4V=0.4V門(mén)電路噪聲容限= minUNH,UNL 噪聲容限是用來(lái)說(shuō)明門(mén)電路抗干擾能力大小的參數(shù)。IHOHOHIIN101040104 . 063u扇出系數(shù)NO： 一

7、個(gè)門(mén)能夠驅(qū)動(dòng)同類型門(mén)的最大數(shù)目ILOLOLIIN106 . 116扇出系數(shù)N0=minNOH ,NOL集電極開(kāi)路門(mén)簡(jiǎn)稱集電極開(kāi)路門(mén)簡(jiǎn)稱OCOC門(mén)門(mén)UCCRL與普通與普通TTLTTL與非門(mén)相比，與非門(mén)相比，OCOC門(mén)去掉了門(mén)去掉了T T3 3、D D，使，使T T4 4集電極開(kāi)路，并作為電路的輸出端。集電極開(kāi)路，并作為電路的輸出端。OCOC門(mén)正常工作時(shí)，要外接一個(gè)上拉電阻門(mén)正常工作時(shí)，要外接一個(gè)上拉電阻R RL L。T4 截止截止輸出為高電位輸出為高電位T4 飽和飽和輸出為低電位輸出為低電位Y1Y2YABY 1CDY 212Y1 和和Y2 分開(kāi)分開(kāi)連接后連接后門(mén)門(mén)1 T4 飽和飽和 （ Y1 =

8、 0 ）門(mén)門(mén)2 T4 飽和飽和 （ Y2= 0 ）Y = 0門(mén)門(mén)1 T4 飽和飽和 （ Y1 = 0 ）門(mén)門(mén)2 T4 截止截止 （ Y2= 1 ）Y = 0門(mén)門(mén)1 T4 截止截止 （ Y1 = 1 ）門(mén)門(mén)2 T4 飽和飽和 （ Y2= 0 ）Y = 0門(mén)門(mén)1 T4 截止截止 （ Y1 = 1 ）門(mén)門(mén)2 T4 截止截止 （ Y2= 1 ）Y = 1T4R LCCT4OC門(mén)1OC門(mén)2Y1Y2YCDABYYY21CDAB實(shí)現(xiàn)了與功能，稱為線與。實(shí)現(xiàn)了與功能，稱為線與。三態(tài)TTL門(mén)三態(tài)TTL門(mén)與普通TTL門(mén)不同，它的輸出端除了可以出現(xiàn)高、低電位（正常工作狀態(tài)，低阻輸出），還可以出現(xiàn)第三種狀態(tài)高阻狀態(tài)（

9、或稱阻塞狀態(tài)、禁止?fàn)顟B(tài)） A、B輸入端 F輸出端 G 控制端 三態(tài)門(mén)輸入輸出 FGA10高阻態(tài)100011三態(tài)門(mén)最重要的一個(gè)用途是可以實(shí)現(xiàn)用同一根導(dǎo)線輪流傳送不同的數(shù)據(jù)或信號(hào)，這根線叫做總線。4.3 CMOS邏輯電路 4.3.1 CMOS反相器CMOS反相器傳輸特性 2.閾值電壓UTH=UDD/2; UDD=5V, UTH=2.5V1. UOH5V; UOL0V3. UNL=UNH = 1.4V1.4V(CMOS)0.4V(TTL)COMS反相器抗干擾能力強(qiáng) MOS門(mén)電路互相連接時(shí)，門(mén)電路輸出總要接到其他門(mén)電路的輸入端，所以相當(dāng)于帶有電容性負(fù)載CL。 與TTL不同，MOS管的柵極電流極小，CMOS門(mén)的扇出系數(shù)取決于負(fù)載電容的大小和工作速度的要求，即驅(qū)動(dòng)的門(mén)數(shù)