的軟硬件協(xié)同設(shè)計方法和技術(shù)

1、SOC的軟硬件協(xié)同設(shè)計方法和技術(shù)摘要：隨著嵌入式系統(tǒng)與微電子技術(shù)的飛速發(fā)展，硬件的集成度越來越高，這使得將CPU、存儲器和I/O設(shè)備集成到一個硅片上成為可能，SOC應(yīng)運而生，并以其集成度高、可靠性好、產(chǎn)品問世周期短等特點逐步成為當(dāng)前嵌入式系統(tǒng)設(shè)計技術(shù)的主流。傳統(tǒng)的嵌入式系統(tǒng)設(shè)計開發(fā)方法無法滿足Soc設(shè)計的特殊要求，這給系統(tǒng)設(shè)計人員帶來了巨大的挑戰(zhàn)和機遇，因此針對Soc的設(shè)計方法學(xué)己經(jīng)成為當(dāng)前研究的熱點課題。論文首先分析了嵌入式系統(tǒng)設(shè)計的發(fā)展趨勢，論述了傳統(tǒng)設(shè)計開發(fā)方法和工具的局限性，針對Soc設(shè)計技術(shù)的特點探究了Soc軟硬件協(xié)同設(shè)計方法的流程，并討論了目前軟硬件協(xié)同設(shè)計的現(xiàn)狀。關(guān)鍵詞: 軟硬件

2、協(xié)同設(shè)計，可重用設(shè)計，SOC背景：計算機從1946年誕生以來，經(jīng)歷了一個快速發(fā)展的過程，現(xiàn)在的計算機沒有變成科幻片電影中那樣貪婪、龐大的怪物，而是變得小巧玲瓏、無處不在，它們藏身在任何地方，又消失在所有地方，功能強大，卻又無影無蹤，這就是嵌入式系統(tǒng)。嵌入式系統(tǒng)是以應(yīng)用為中心、計算機技術(shù)為基礎(chǔ)、軟件硬件可剪裁、適應(yīng)應(yīng)用系統(tǒng)對功能、可靠性、成本、體積、功耗嚴(yán)格要求的專用計算機系統(tǒng)。嵌入式系統(tǒng)是將先進的計算機技術(shù)、微電子技術(shù)和現(xiàn)代電子系統(tǒng)技術(shù)與各個行業(yè)的具體應(yīng)用相結(jié)合的產(chǎn)物，這一點決定了它必然是一個技術(shù)密集、高度分散、不斷創(chuàng)新的知識集成系統(tǒng)。嵌入式系紉泛應(yīng)用于國民經(jīng)濟和國防建設(shè)的各個領(lǐng)域，發(fā)展非常迅

3、速，調(diào)查數(shù)據(jù)表明，嵌入式系統(tǒng)的增長為每年18%，大約是整個信息技術(shù)產(chǎn)業(yè)平均增長的兩倍1，目前世界上大約有2億臺通用計算機,而嵌入式處理器大約60億個，嵌入式系統(tǒng)產(chǎn)業(yè)是二十一世紀(jì)信息產(chǎn)業(yè)的重要增長點。隨著集成電路制造工藝的飛速發(fā)展，嵌入式系統(tǒng)硬件的集成度越來越高，這使得將嵌入式微處理器、存儲器、I/O設(shè)備等硬件組成部件集成到單個芯片上成為可能，片上系統(tǒng)SoC (System on Chip)應(yīng)運而生2。SOC極大地縮小了系統(tǒng)體積； 減少了板級系統(tǒng)SoB(System on Board)中芯片與芯片之間的互連延遲，從而提高了系統(tǒng)的性能; 強調(diào)設(shè)計重用思想，提高了設(shè)計效率，縮短了設(shè)計周期，減少了產(chǎn)品

4、的上市時間。因此SOC以其集成度高、體積小、功耗少、可靠性好、產(chǎn)品問世周期短等優(yōu)點得到了越來越廣泛地應(yīng)用，并且正在逐漸成為當(dāng)前嵌入式系統(tǒng)設(shè)計的主流技術(shù)3。但Soc設(shè)計不同于傳統(tǒng)嵌入式系統(tǒng)的開發(fā)，如何快速、有效地開發(fā)和設(shè)計Soc產(chǎn)品是當(dāng)前嵌入式設(shè)計開發(fā)方法學(xué)的一個十分重要的研究領(lǐng)域。傳統(tǒng)設(shè)計方法的局限性：系統(tǒng)需求描述劃分軟件和硬件硬件設(shè)計與實現(xiàn)軟件設(shè)計與實現(xiàn)硬件設(shè)計錯誤軟件硬件劃分錯誤圖1-1 傳統(tǒng)的嵌入式系統(tǒng)設(shè)計流程過去的嵌入式系統(tǒng)硬件部分設(shè)計相對于軟件部分來說更容易，系統(tǒng)開發(fā)主要是在目標(biāo)電路板上進行編程和交叉調(diào)試，所以那時的嵌入式系統(tǒng)開發(fā)很大精力都放在軟件上，通常認(rèn)為只要軟件開發(fā)質(zhì)量能夠很好

5、地保證，就可以很好地滿足整個系統(tǒng)的功能和性能需求。傳統(tǒng)的嵌入式系統(tǒng)設(shè)計流程如圖1-1所示。系統(tǒng)軟件和硬件劃分完成以后，首先進行硬件子系統(tǒng)的設(shè)計與實現(xiàn)，再進行軟件子系統(tǒng)的設(shè)計與實現(xiàn)，因此整個系統(tǒng)的設(shè)計與實現(xiàn)過程基本上是一個串行過程。隨著微電子技術(shù)的飛速發(fā)展，硬件的集成度越來越高，嵌入式產(chǎn)品大量采用soc技術(shù)，使得傳統(tǒng)的嵌入式系統(tǒng)開發(fā)方法逐漸暴露出很多不足之處：軟件和硬件的開發(fā)過程割裂、缺乏溝通；設(shè)計自動化層次低；設(shè)計過程串行化增加了設(shè)計周期；缺乏設(shè)計重用支持。圖1-2 設(shè)計復(fù)雜度和設(shè)計生產(chǎn)率的增長趨勢圖1-2顯示了設(shè)計復(fù)雜性和設(shè)計生產(chǎn)率的增長趨勢，由此可知目前設(shè)計生產(chǎn)率的提高速度趕不上設(shè)計復(fù)雜度

6、增加的速度，設(shè)計方法和工具成為制約嵌入式系統(tǒng)發(fā)展的瓶頸，soc技術(shù)給嵌入式系統(tǒng)設(shè)計帶來了巨大的挑戰(zhàn)，嵌入式系統(tǒng)設(shè)計方法學(xué)期待革新。軟硬件協(xié)同設(shè)計技術(shù)：根據(jù)目前計算機和IC設(shè)計技術(shù)的發(fā)展來看，系統(tǒng)軟件的研制要落后于硬件，如果在芯片設(shè)計過程中，沒有相應(yīng)的軟件支持，那么對芯片的驗證和模擬仿真都將遇到極大的障礙4。針對嵌入式系統(tǒng)Soc設(shè)計面臨的問題與挑戰(zhàn)，研究者們開始探索新的設(shè)計方法學(xué)軟硬件協(xié)同設(shè)計(Hardware/Software Co-Design)方法學(xué)。軟硬件協(xié)同設(shè)計方法學(xué)的研究始于90年代初期，第一屆International Workshop on Hardware/Software C

7、odesign會議于1993年召開5，它標(biāo)志著軟硬件協(xié)同設(shè)計方法學(xué)的研究正式展開，軟硬件協(xié)同設(shè)計領(lǐng)域正式確立。軟硬件協(xié)同設(shè)計不僅是一種設(shè)計技術(shù)，同時也是種新的設(shè)計方法學(xué)，其核心問題是協(xié)調(diào)軟件子系統(tǒng)和硬件子系統(tǒng)。與傳統(tǒng)的嵌入式系統(tǒng)設(shè)計方法不同，軟硬件協(xié)同設(shè)計強調(diào)軟件和硬件設(shè)計開發(fā)的并行性和相互反饋，如圖1-3所示，克服了傳統(tǒng)方法中把軟件和硬件分開設(shè)計所帶來的種種弊端，協(xié)調(diào)軟件和硬件之間的制約關(guān)系，達到系統(tǒng)高效工作的目的，軟硬件協(xié)同設(shè)計提高了設(shè)計抽象的層次，拓展了設(shè)計覆蓋的范圍。與此同時，軟硬件協(xié)同設(shè)計強調(diào)利用現(xiàn)有資源(已經(jīng)過驗證的IP核和軟件構(gòu)件)，縮短系統(tǒng)開發(fā)周期，降低系統(tǒng)成本，提高系統(tǒng)性能，

8、保證系統(tǒng)開發(fā)質(zhì)量，適應(yīng)Soc設(shè)計。Soc軟硬件協(xié)同設(shè)計研究目前還處于發(fā)展階段，許多技術(shù)仍未成熟和實用化，但是該技術(shù)將給嵌入式系統(tǒng)設(shè)計帶來革命性的變化，能夠極大地提高設(shè)計生產(chǎn)力，研究意義重大。SOC軟硬件協(xié)同設(shè)計流程：系統(tǒng)需求描述軟硬件協(xié)同劃分硬件設(shè)計與實現(xiàn)軟件設(shè)計與實現(xiàn)圖1-3 軟硬件協(xié)同設(shè)計流程傳統(tǒng)芯片的設(shè)計都是專注于某個特定功能模塊的設(shè)計，比如CPU、存儲器、I/O接口等，即使是這樣的一些芯片在以往的設(shè)計中己經(jīng)是很復(fù)雜的問題了，需要很多高級設(shè)計人員花費大量的時間和精力，然而soc要完成的功能通常包括了多個傳統(tǒng)芯片的功能，甚至還要復(fù)雜，因此設(shè)計片上系統(tǒng)soc是一個極為復(fù)雜的問題，一方面要滿足

9、復(fù)雜的功能和較高的性能，另一方面又要盡可能降低系統(tǒng)開發(fā)的成本，縮短產(chǎn)品問世周期，這給設(shè)計和開發(fā)soc帶來了挑戰(zhàn)。對于如此復(fù)雜的soc，如果芯片的每個部分都重新設(shè)計，那么其工作量之巨大是可想而知的，因此片上系統(tǒng)soc一般采用基于核的設(shè)計，軟件部分采用構(gòu)件重用，硬件部分采用IP核重用6，即將一個系統(tǒng)按功能劃分成若干個模塊，然后直接利用設(shè)計好的軟件構(gòu)件和IP核搭建一個具有特定功能的芯片。soc的設(shè)計重用使系統(tǒng)設(shè)計者可以更多地考慮系統(tǒng)結(jié)構(gòu)，而不必深陷于模塊實現(xiàn)，從而達到降低系統(tǒng)設(shè)計復(fù)雜性的目的。但是IP核和軟件構(gòu)件重用決不等同于集成電路設(shè)計中的單元庫的使用，不是一些IP核和軟件構(gòu)件的簡單堆砌，還包含著

10、很多有待解決的問題，如軟硬件劃分、驗證、測試等，這也給soc設(shè)計方法學(xué)帶來了巨大的挑戰(zhàn)。軟硬件協(xié)同設(shè)計的目的就是找到一種最優(yōu)化的軟硬件比例結(jié)構(gòu)以實現(xiàn)系統(tǒng)規(guī)范，同時滿足系統(tǒng)速度、面積、功耗、靈活性等要求。軟硬件協(xié)同設(shè)計是一種自頂向下、自底向上的設(shè)計方法。具體流程如圖1-4所示，在系統(tǒng)行為描述階段，系統(tǒng)將被以最直接的方式描述出來。此時不涉及任何有關(guān)系統(tǒng)如何實現(xiàn)的問題，指描述系統(tǒng)外在的行為表現(xiàn)，更不涉及哪些是硬件、哪些是軟件。在這個階段，需要對整個系統(tǒng)的行為進行驗證，以期在設(shè)計的開始階段就發(fā)現(xiàn)系統(tǒng)行為要求中的錯誤。之后，要對系統(tǒng)行為描述進行功能劃分。將系統(tǒng)劃分為互連的模塊，每個模塊都執(zhí)行功能相對獨立

11、的特定行為，并確定模塊的互連關(guān)系和接口標(biāo)準(zhǔn)，完成系統(tǒng)的結(jié)構(gòu)模型描述。同樣在完成系統(tǒng)的結(jié)構(gòu)描述后，也需要進行驗證，以確認(rèn)結(jié)構(gòu)描述與行為描述的一致。軟硬件劃分在結(jié)構(gòu)描述完成后進行，以確定各個部分由軟件或硬件實現(xiàn)。更重要的是，在進行完軟硬件劃分后，要對系統(tǒng)的性能、靈活性等參數(shù)進行預(yù)測，以評估軟硬件劃分，甚至功能劃分的合理性。如果劃分不合理，就需要重新進行軟硬件劃分或功能劃分，再進行評估。如此反復(fù)，直至獲得最優(yōu)的解決方案。在完成軟硬件劃分之后，就可以對各個模塊進行細化、綜合(Synthesis)，直至虛擬器件原型(包括軟件)。在整個細化過程中，應(yīng)多次進行軟硬件的協(xié)同驗證(Verification)7，

12、以及時發(fā)現(xiàn)細化中的錯誤。在到達器件原型級后，需要對各硬件原型進行映射(mapping)，完成最終的實現(xiàn)。對已經(jīng)由廠商提供IP的器件，可直接進行例化；對自己設(shè)計的器件，還要進一步進行綜合、布圖等工作。值得注意的是有些廠商提供較高層次的IP，這樣，在較高的層次上就可以用IP替代原型。在整個設(shè)計完畢之前還要對設(shè)計進行底層的軟硬件協(xié)同驗證和仿真。最終確認(rèn)設(shè)計是否滿足功能要求和條件約束。如果需要，還應(yīng)對系統(tǒng)的性能、靈活性再次進行評估，以確定前面的先驗估計是否準(zhǔn)確。如果后驗評估與先驗評估相差太大，可能還需要重新進行結(jié)構(gòu)劃分和軟硬件劃分。需求分析和產(chǎn)品定義SOC軟硬件協(xié)同綜合SOC軟硬件協(xié)同驗證正確系統(tǒng)功能

13、組成SOC設(shè)計結(jié)構(gòu)正確的設(shè)計系統(tǒng)開發(fā)實現(xiàn)開發(fā)得到的SOCSOC測試正確最終SOCIP核和軟件構(gòu)件庫NN圖1-4 SOC軟硬件協(xié)同設(shè)計流程與傳統(tǒng)方法不同，此Soc軟硬件協(xié)同設(shè)計流程具有以下特點：l 充分考慮到片上系統(tǒng)Soc的可重用設(shè)計特點，建立了一個IP核和軟件構(gòu)件庫，將可重用設(shè)計思想融入Soc的軟硬件協(xié)同劃分、物硬件協(xié)同驗證、系統(tǒng)開發(fā)實現(xiàn)和測試階段;l 允許系統(tǒng)在開發(fā)實現(xiàn)以前評價和驗證設(shè)計結(jié)構(gòu)的功能要求和各項性能指標(biāo)，避免了因系 統(tǒng)設(shè)計不當(dāng)而導(dǎo)致的錯誤，達到了盡早糾錯、排錯的目的;l 充分體現(xiàn)了基于soc技術(shù)開發(fā)的特點，明確了設(shè)計開發(fā)過程中各個階段的任務(wù)和目的，有效地縮短了產(chǎn)品設(shè)計開發(fā)周期，增

14、加了產(chǎn)品的市場競爭能力，適應(yīng)當(dāng)前嵌入式電子產(chǎn) 品的要求，易于實現(xiàn)，對soc的設(shè)計實踐有指導(dǎo)意義。軟硬件協(xié)同設(shè)計的復(fù)雜度是相當(dāng)之高的。因此，設(shè)計的重用(reuse)就顯得尤為重要。軟硬件協(xié)同設(shè)計的模塊化特性為重用的實現(xiàn)創(chuàng)造了良好的條件。在任意一個層次上，目標(biāo)模塊都可以由一個已經(jīng)實現(xiàn)的具有知識產(chǎn)權(quán)的模塊(稱為IP核)代替。由于重用可以從任意一層開始，這對產(chǎn)品的升級和改型是極為有利的。虛擬元件的制造商所提供的虛元件描述通常也是多層次的。從行為描述，到結(jié)構(gòu)描述，甚至到版圖描述。這為軟硬件協(xié)同設(shè)計提供了很大的便利，同時它也是縮短面市周期的一個重要因素。軟硬件協(xié)同設(shè)計的現(xiàn)狀：關(guān)于目前SOC軟硬件協(xié)同設(shè)計的

15、現(xiàn)狀和研究熱點主要有以下四個方面：（1）系統(tǒng)行為和結(jié)構(gòu)的描述問題。按照現(xiàn)有的軟硬件協(xié)同設(shè)計方法，在確定系統(tǒng)結(jié)構(gòu)并完成軟硬件的劃分之后，用行為模型和HDL語言描述和數(shù)據(jù)路徑綜合的方法來完成硬件設(shè)計，用匯編語言或者C語言和編譯器來實現(xiàn)軟件，系統(tǒng)參數(shù)的確定就通過對軟硬件協(xié)同劃分的模擬獲得，因此系統(tǒng)結(jié)構(gòu)的確定非常關(guān)鍵。單純的面向較低抽象層次的硬件描述語言已經(jīng)不能適應(yīng)SoC設(shè)計的要求，必須盡快提出具有很強系統(tǒng)設(shè)計能力的語言。把現(xiàn)有的C或者C+語言進行擴展使之發(fā)展成為SoC包括嵌入式系統(tǒng)最主要的系統(tǒng)規(guī)范描述語言是一種思路，所以就出現(xiàn)了研制C到VHDL和Verilog語言轉(zhuǎn)化的工具8。（2）各種不同的IP模

16、塊的集成問題。SoC中所使用的IP核來自不同的供應(yīng)商，有些還可能是自己設(shè)計的。所以IC設(shè)計工程師必須對它們進行必要的修改和描述，以解決不同模塊在同一個仿真環(huán)境中仿真一致性問題。由于目前高層設(shè)計綜合還沒有商用化，所以還只是依靠系統(tǒng)工程師個人的經(jīng)驗和問題的特殊性進行集成。（3）協(xié)同仿真技術(shù)始終是SoC設(shè)計中的重中之重。SoC的仿真涉及到軟件和硬件模塊的交互仿真，比傳統(tǒng)的仿真技術(shù)更加復(fù)雜?，F(xiàn)在的主要研究方向是多層次模擬9，也就是模擬時綜合使用不同層次的模擬技術(shù)，比如系統(tǒng)級和RTL級一起進行仿真，這樣對系統(tǒng)級的仿真完成之后就可以在RTL級看到內(nèi)部寄存器的狀態(tài)了，這就大大加快了仿真過程。（4）軟硬件劃分

17、的方法問題。軟硬件的合理劃分是確定系統(tǒng)哪些功能塊由硬件實現(xiàn)，哪些由軟件實現(xiàn)，哪些交給接口模塊來做。顯然，不同的設(shè)計，根據(jù)要達到的目的不同，就有不同的劃分方法，如何判別是不是最優(yōu)化的方法將直接關(guān)系到最后的系統(tǒng)性能和系統(tǒng)成本的問題，也會給最后的聯(lián)合驗證和仿真帶來深刻的影響。隨著學(xué)科的交叉和新的數(shù)學(xué)方法的提出，出現(xiàn)了諸如利用遺傳算法和混沌分形疊代的方法來獲得最佳劃分方案的技術(shù)10。結(jié)論與展望:本文對Soc軟硬件協(xié)同設(shè)計方法學(xué)進行了簡要的分析，為了克服傳統(tǒng)嵌入式系統(tǒng)軟硬件協(xié)同設(shè)計方法和工具不足，重點研究了基于可重用技術(shù)的SOC設(shè)計特點，討論了設(shè)計開發(fā)過程各步的工作 ，為設(shè)計開發(fā)SOC提供了依據(jù)， 提出

18、了一種Soc軟硬件協(xié)同設(shè)計流程。該設(shè)計方法的基礎(chǔ)是IP核和軟件構(gòu)件庫，將可重用設(shè)計技術(shù)融入Soc的劃分、驗證、 開發(fā)實現(xiàn)和測試等各個階段，同時還允許在系統(tǒng)實現(xiàn)以前評價和驗證系統(tǒng)設(shè)計的功能要求和性能指標(biāo)，避免了系統(tǒng)設(shè)計不當(dāng)而產(chǎn)生的錯誤，達到了盡早糾錯、排錯的目的。軟硬件協(xié)同設(shè)計技術(shù)和傳統(tǒng)的IC設(shè)計流程有著比較大的差別。在這個設(shè)計過程中，軟件和硬件必須自始至終都是交互狀態(tài)。硬件為軟件提供設(shè)計平臺，反過來，軟件也為硬件提供了設(shè)計平臺，它們相互作用，實現(xiàn)交互設(shè)計。軟硬件協(xié)同設(shè)計方法能夠在宏觀上把握復(fù)雜系統(tǒng)，對系統(tǒng)進行正確劃分，并選取合適的IP，在建立設(shè)計平臺的同時，也提供了一個驗證平臺，從而推動了硬件和軟件的并行研發(fā)，降低了設(shè)計風(fēng)險，縮短了設(shè)計周期。隨著SOC設(shè)計的不斷成熟，越來越多的理論和方法將被提出。這將進一步充實和發(fā)展軟硬件協(xié)同設(shè)計方法，最終建立完善的SOC設(shè)計及驗證平臺。參考文獻：1 Haase. J. Design Methodology for IP Providers. In Proc. of Design, Automation