基于MATLAB與QUARTUS II的 FIR濾波器設(shè)計(jì)與驗(yàn)證

1、    基于MATLAB與QUARTUS II的 FIR濾波器設(shè)計(jì)與驗(yàn)證摘要：實(shí)現(xiàn)了一種全集成可變帶寬中頻寬帶低通濾波器，討論分析了跨導(dǎo)放大器-電容(OTAC)連續(xù)時(shí)間型濾波器的結(jié)構(gòu)、設(shè)計(jì)和具體實(shí)現(xiàn)，使用外部可編程電路對(duì)所設(shè)計(jì)濾波器帶寬進(jìn)行控制，并利用ADS軟件進(jìn)行電路設(shè)計(jì)和仿真驗(yàn)證。仿真結(jié)果表明，該濾波器帶寬的可調(diào)范圍為126 MHz，阻帶抑制率大于35 dB，帶內(nèi)波紋小于05 dB，采用18 V電源，TSMC 018m CMOS工藝庫(kù)仿真，功耗小于21 mW，頻響曲線接近理想狀態(tài)。關(guān)鍵詞：Butte1 引言    FIR

2、數(shù)字濾波器能夠滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求，避免模擬濾波器的溫漂和噪聲等問(wèn)題，具有精確的線性相位、易于硬件實(shí)現(xiàn)和系統(tǒng)穩(wěn)定等優(yōu)點(diǎn)，可廣泛應(yīng)用于現(xiàn)代電子通信系統(tǒng)。實(shí)際信號(hào)處理應(yīng)用往往要求系統(tǒng)兼具實(shí)時(shí)性和靈活性，而現(xiàn)有設(shè)計(jì)方案(如DSP)則難以同時(shí)達(dá)到這兩方面要求。而使用具有并行處理特性的FPGA實(shí)現(xiàn)FIR濾波器，具有很強(qiáng)的實(shí)時(shí)性和靈活性，因此為數(shù)字信號(hào)處理提供一種很好的解決方案。    在嵌入式導(dǎo)航計(jì)算機(jī)工程項(xiàng)目中，石英撓性加速度計(jì)的輸出信號(hào)需進(jìn)行數(shù)字濾波才能為導(dǎo)航計(jì)算機(jī)提供原始數(shù)據(jù)，為此需要設(shè)計(jì)一款FIR數(shù)字濾波器。這里使用MATLAB軟件和Altera公司

3、的FPGA開(kāi)發(fā)軟件Quartus進(jìn)行FIR濾波器的設(shè)計(jì)仿真，該設(shè)計(jì)方案能夠直觀檢驗(yàn)濾波器的設(shè)計(jì)效果，提高設(shè)計(jì)效率，縮短設(shè)計(jì)周期。2 使用FIR IP Core設(shè)計(jì)濾波器    Altera公司提供的FIR Compiler是一個(gè)結(jié)合Altera FP-GA器件的FIR Filter Core，DSP Builder與FIR Compiler緊密結(jié)合。DSP Builder提供一個(gè)FIR Core的應(yīng)用環(huán)境和仿真驗(yàn)證環(huán)境。而FIR濾波器設(shè)計(jì)實(shí)質(zhì)上是確定能滿足所要求的轉(zhuǎn)移序列或脈沖響應(yīng)的常數(shù)問(wèn)題，設(shè)計(jì)方法主要有窗函數(shù)法、頻率采樣法和等波紋最佳逼近法等，這里采用窗函數(shù)法

4、。21 濾波器指標(biāo)設(shè)計(jì)    FIR濾波器設(shè)計(jì)需達(dá)到以下指標(biāo)：低通濾波，采樣頻率Fs為1 000 Hz，截止頻率Fc為100 Hz，最小阻帶衰減As為50dB，16階濾波器，16位輸入數(shù)據(jù)寬度，14位系數(shù)數(shù)據(jù)寬度。22 利用FIR IP Core生成FIR模塊    在FIR編譯器中，將FIR濾波器設(shè)置為16階低通濾波器，單速率采樣。采樣頻率為1 000 Hz，截止頻率為100 Hz，窗類(lèi)型選擇海明窗，然后生成系數(shù)并保存。濾波器系數(shù)的計(jì)算以所能達(dá)到最高精度為目的，計(jì)算出的濾波器系數(shù)未考慮有限字長(zhǎng)效應(yīng)，必須量化濾波器系數(shù)。由于在FPGA

5、內(nèi)要使用硬件實(shí)現(xiàn)濾波器，因此采用定點(diǎn)計(jì)算。按照指標(biāo)要求設(shè)置參數(shù)，生成的FIR模塊如圖1所示。3 驗(yàn)證方法的確定    基于FPGA的復(fù)雜DSP系統(tǒng)的調(diào)試驗(yàn)證是一項(xiàng)繁瑣工作，采用傳統(tǒng)的邏輯分析方法調(diào)試基于FPGA器件實(shí)現(xiàn)的設(shè)計(jì)幾乎不可能。驗(yàn)證方法決定驗(yàn)證結(jié)果的準(zhǔn)確性和驗(yàn)證工作量的大小。目前對(duì)基于FPGA的FIR數(shù)字濾波器的驗(yàn)證，通常采用輸入一個(gè)信號(hào)序列(白噪聲、多頻譜混合信號(hào)等)作為激勵(lì)，對(duì)濾波器的輸出結(jié)果進(jìn)行分析對(duì)照，判斷濾波器是否符合設(shè)計(jì)要求。4 利用Simulink檢驗(yàn)濾波效果    Simulink是MATLAB中一個(gè)專(zhuān)門(mén)用于對(duì)動(dòng)態(tài)系統(tǒng)進(jìn)行建模、仿真和分析的軟件包。通過(guò)調(diào)用模塊，可以構(gòu)成仿真數(shù)字濾波器特性的結(jié)構(gòu)框圖。輸入低頻50 Hz和高頻400 Hz的2個(gè)信號(hào)，利用所設(shè)計(jì)的濾波器進(jìn)行濾波。建立仿真電路結(jié)構(gòu)，導(dǎo)入前面所設(shè)計(jì)的FIR濾波器，如圖2所示。    圖3為輸入波形在Simulink中Scopel的波形，圖4為輸出波形在Simulink中Scope的波形。比較圖3和圖