計算機存儲系統(tǒng)

1、以運算器為中心的硬件結(jié)構(gòu)以運算器為中心的硬件結(jié)構(gòu) 主存儲器主存儲器控制器控制器運算器運算器輸入設(shè)備輸入設(shè)備輸出設(shè)備輸出設(shè)備程序和數(shù)據(jù)程序和數(shù)據(jù)程序和數(shù)據(jù)程序和數(shù)據(jù)主機主機CPU數(shù)據(jù)流數(shù)據(jù)流指令流指令流運算器運算器存儲器存儲器設(shè)備輸入設(shè)備輸入輸出設(shè)備輸出設(shè)備以存儲器為中心的結(jié)構(gòu)以存儲器為中心的結(jié)構(gòu)數(shù)據(jù)、指令數(shù)據(jù)、指令控制信號控制信號CPUCPU控制器控制器v磁芯存儲器磁芯存儲器l磁芯是使用硬磁材料做成的環(huán)狀元件，在磁心中穿有驅(qū)動線磁芯是使用硬磁材料做成的環(huán)狀元件，在磁心中穿有驅(qū)動線（通電流）和讀出線，這樣便可以進行讀寫操作。（通電流）和讀出線，這樣便可以進行讀寫操作。l體積龐大、工藝復(fù)雜且功耗大

2、，已棄用。體積龐大、工藝復(fù)雜且功耗大，已棄用。v半導(dǎo)體存儲器半導(dǎo)體存儲器l存儲元件由半導(dǎo)體器件組成，存儲器用超大規(guī)模集成電路工存儲元件由半導(dǎo)體器件組成，存儲器用超大規(guī)模集成電路工業(yè)制成芯片業(yè)制成芯片l優(yōu)點：體積小，功耗低，存取時間短優(yōu)點：體積小，功耗低，存取時間短l缺點：存儲容量相對較小，單位存儲成本較高。缺點：存儲容量相對較小，單位存儲成本較高。l雙極型（雙極型（TTLTTL）半導(dǎo)體存儲器）半導(dǎo)體存儲器和和MOSMOS半導(dǎo)體存儲器半導(dǎo)體存儲器。后者集成。后者集成度高且制造簡單、成本低廉、功耗小，目前廣泛應(yīng)用。度高且制造簡單、成本低廉、功耗小，目前廣泛應(yīng)用。v磁表面存儲器磁表面存儲器l在金屬或

3、塑料基體的表面涂上一層磁性材料作為記錄介質(zhì)。在金屬或塑料基體的表面涂上一層磁性材料作為記錄介質(zhì)。l按載磁體形狀的不同，分為磁盤、磁帶和磁鼓。按載磁體形狀的不同，分為磁盤、磁帶和磁鼓。v光盤存儲器光盤存儲器l光盤存儲器是應(yīng)用激光在記錄介質(zhì)（如磁光材料等）上進行光盤存儲器是應(yīng)用激光在記錄介質(zhì)（如磁光材料等）上進行讀寫的存儲器，具有非易失性的特點。讀寫的存儲器，具有非易失性的特點。l光盤記錄密度高、耐用性好、可靠性高和可互換性強等優(yōu)良光盤記錄密度高、耐用性好、可靠性高和可互換性強等優(yōu)良特點。特點。(1) (1) 存取時間與物理地址無關(guān)（隨機訪問）存取時間與物理地址無關(guān)（隨機訪問） 順序存取存儲器順序

4、存取存儲器 磁帶磁帶(2) (2) 存取時間與物理地址有關(guān)（串行訪問）存取時間與物理地址有關(guān)（串行訪問） 隨機存儲器隨機存儲器 只讀存儲器只讀存儲器 直接存取存儲器直接存取存儲器 磁盤磁盤在程序的執(zhí)行過程中在程序的執(zhí)行過程中 可可 讀讀 可可 寫寫在程序的執(zhí)行過程中在程序的執(zhí)行過程中 只只 讀讀 為解決主存速度與為解決主存速度與CPU CPU 不匹配的問題，不匹配的問題，借助于硬件在二者之借助于硬件在二者之間增加了間增加了CACHE。 為解決主存容量不為解決主存容量不足的問題，足的問題，借助于軟硬借助于軟硬件件在高速硬盤上開辟在高速硬盤上開辟了了虛擬存儲空間。虛擬存儲空間。存儲層次存儲層次CP

5、UCPU對第二級的對第二級的訪問方式訪問方式比較項目比較項目目的目的存儲管理實現(xiàn)存儲管理實現(xiàn) 訪問速度的比值訪問速度的比值( (第一級和第二級第一級和第二級) )典型的塊典型的塊( (頁頁) )大小大小失效時失效時CPUCPU是否切換是否切換“Cache “Cache 主存主存”層次層次“主存輔存主存輔存”層次層次為了彌補主存速度的不足為了彌補主存速度的不足 為了彌補主存容量的不足為了彌補主存容量的不足主要由專用硬件實現(xiàn)主要由專用硬件實現(xiàn)由硬件和軟件實現(xiàn)由硬件和軟件實現(xiàn)幾比一幾比一幾百比一幾百比一幾十個字節(jié)幾十個字節(jié)幾百到幾千個字節(jié)幾百到幾千個字節(jié)可直接訪問可直接訪問均通過第一級均通過第一級不

6、切換不切換切換到其他進程切換到其他進程CPUCACHEDISCMEMORY1 ns2 ns20 ns10msL3L3CACHECACHEL1L1指令指令CacheCacheL1L1數(shù)據(jù)數(shù)據(jù)CacheCacheL2L2CacheCacheCPU核心核心電路電路CPUCPU封裝封裝主存主存讀/寫控制信號讀/寫的數(shù)據(jù)主存地址MDRMARCPU地址寄存器地址譯碼器讀寫控制電路記憶單元0110100110101010存儲內(nèi)容00001000000001000011001001111011111存儲單元地址MM控制線數(shù)據(jù)線(64位)地址線(36位) 存儲器芯片封裝了驅(qū)動器、譯碼器、讀寫電路等。而存儲器芯片

7、封裝了驅(qū)動器、譯碼器、讀寫電路等。而MARMAR和和MDRMDR則制作在則制作在CPUCPU芯片中。芯片中。主存和主存和CPUCPU的連接的連接 主存通常由存儲體、地址譯碼驅(qū)動電路、主存通常由存儲體、地址譯碼驅(qū)動電路、I/O和和讀寫電路組成。讀寫電路組成。存儲體存儲體驅(qū)動器驅(qū)動器譯碼器譯碼器MAR控制電路控制電路讀讀寫寫電電路路MDR地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線讀讀寫寫 位位是二進制數(shù)的最基本單位，也是存儲器存儲信息是二進制數(shù)的最基本單位，也是存儲器存儲信息的最小單位。的最小單位。 當(dāng)一個二進制數(shù)作為一個整體存入或取出時，這個當(dāng)一個二進制數(shù)作為一個整體存入或取出時，這個數(shù)稱為數(shù)稱為存儲字存

8、儲字。 存放存儲字或存儲字節(jié)的主存空間稱為存儲單元或存放存儲字或存儲字節(jié)的主存空間稱為存儲單元或主存單元，大量存儲單元的集合構(gòu)成一個主存單元，大量存儲單元的集合構(gòu)成一個存儲體存儲體。 為了區(qū)別存儲體中的各個存儲單元，必須將它們逐為了區(qū)別存儲體中的各個存儲單元，必須將它們逐一編號。存儲單元的編號稱為一編號。存儲單元的編號稱為地址地址，地址和存儲單元，地址和存儲單元之間有一對一的對應(yīng)關(guān)系。之間有一對一的對應(yīng)關(guān)系。 所以所以, ,存儲單元是存儲單元是CPUCPU訪問存儲器的最小單位訪問存儲器的最小單位。每個每個存儲單元可以是一個字存儲單元可以是一個字, ,也可以是一個字節(jié)也可以是一個字節(jié)。 高位字節(jié)

9、高位字節(jié)地址為字地址地址為字地址 低位字節(jié)低位字節(jié)地址為字地址地址為字地址字地址字地址字節(jié)地址字節(jié)地址111110109 98 87 76 65 54 43 32 21 10 08 84 40 0字節(jié)地址字節(jié)地址字地址字地址4 45 52 23 30 01 14 42 20 0小端方案小端方案大端方案大端方案多字節(jié)的數(shù)據(jù)可以有二種不同的存儲方式多字節(jié)的數(shù)據(jù)可以有二種不同的存儲方式: :IBM 370IBM 370機是字長為機是字長為3232位的計算位的計算機，主存按字節(jié)編址。機，主存按字節(jié)編址。PDP-11PDP-11機是字長為機是字長為1616位的計位的計算機，主存也按字節(jié)編址。算機，主存也

10、按字節(jié)編址。設(shè)地址線設(shè)地址線 24 根根按按 字節(jié)字節(jié) 尋址尋址按按 字字 尋址尋址若字長為若字長為 16 位位按按 字字 尋址尋址若字長為若字長為 32 位位224 = 16 M8 M4 M 在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲器中的在采用字節(jié)編址的情況下，數(shù)據(jù)在主存儲器中的3種不同存放方法。設(shè)存儲字長為種不同存放方法。設(shè)存儲字長為64位（位（8個字節(jié)），個字節(jié)），即一個存取周期最多能夠從主存讀或?qū)懠匆粋€存取周期最多能夠從主存讀或?qū)?4位數(shù)據(jù)。讀位數(shù)據(jù)。讀寫的數(shù)據(jù)有寫的數(shù)據(jù)有4種不同長度，它們分別是字節(jié)（種不同長度，它們分別是字節(jié)（8位）、位）、半字（半字（16位）、單字（位）、單字（32位

11、）和雙字（位）和雙字（64位）。請注位）。請注意：此例中數(shù)據(jù)字長（意：此例中數(shù)據(jù)字長（32位）不等于存儲字長（位）不等于存儲字長（64位）。位）。 字節(jié)字節(jié)半字半字單字單字雙字雙字存儲字存儲字64位（位（8個字節(jié)）個字節(jié)） 現(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、現(xiàn)有一批數(shù)據(jù)，它們依次為：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字。雙字、單字、半字、單字、字節(jié)、單字。4種不種不同長度的數(shù)據(jù)一個緊接著一個存放。同長度的數(shù)據(jù)一個緊接著一個存放。優(yōu)點是不浪費寶貴的主存資源，但存在的問題是：當(dāng)訪問的一優(yōu)點是不浪費寶貴的主存資源，但存在的問題是：當(dāng)訪問的一個雙字、單字或半字跨越兩個存儲單元時，存儲器的

12、工作速度個雙字、單字或半字跨越兩個存儲單元時，存儲器的工作速度降低了一半，而且讀寫控制比較復(fù)雜。降低了一半，而且讀寫控制比較復(fù)雜。存儲字存儲字64位（位（8個字節(jié)）個字節(jié)）優(yōu)點是：無論訪問一個字節(jié)、半字、單字或雙字都可以在一個優(yōu)點是：無論訪問一個字節(jié)、半字、單字或雙字都可以在一個 存儲周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。存儲周期內(nèi)完成，讀寫數(shù)據(jù)的控制比較簡單。缺點是：浪費了寶貴的存儲器資源。缺點是：浪費了寶貴的存儲器資源。存儲字存儲字64位（位（8個字節(jié)）個字節(jié)）018162432917253321018311194122051321614227152326342728363529373031

13、3938 此方法規(guī)定，雙字地址的最末此方法規(guī)定，雙字地址的最末3個二進制位必須為個二進制位必須為000，單字地址的最末兩位必須為，單字地址的最末兩位必須為00，半字地址的最末，半字地址的最末一位必須為一位必須為0。它能夠保證無論訪問雙字、單字、半字。它能夠保證無論訪問雙字、單字、半字或字節(jié)，都在一個存取周期內(nèi)完成，盡管存儲器資源或字節(jié)，都在一個存取周期內(nèi)完成，盡管存儲器資源仍然有浪費。仍然有浪費。 某機字某機字3232位位, ,主存儲器按字節(jié)編址主存儲器按字節(jié)編址, ,現(xiàn)在現(xiàn)在4 4種不同長度的種不同長度的數(shù)據(jù)數(shù)據(jù)( (字節(jié)、半字、單字、雙字），請采用一種既節(jié)省存儲空字節(jié)、半字、單字、雙字），

14、請采用一種既節(jié)省存儲空間，又能保證任何長度的數(shù)據(jù)都在單個存取周期內(nèi)完成讀寫的間，又能保證任何長度的數(shù)據(jù)都在單個存取周期內(nèi)完成讀寫的方法，將一批數(shù)據(jù)順序地存入主存，畫出主存中數(shù)據(jù)的存放示方法，將一批數(shù)據(jù)順序地存入主存，畫出主存中數(shù)據(jù)的存放示意圖。意圖。 這批數(shù)據(jù)一共有這批數(shù)據(jù)一共有1111個，它們依次為字節(jié)、半字、雙字、單個，它們依次為字節(jié)、半字、雙字、單字、字節(jié)、半字、半字字、字節(jié)、半字、半字、字節(jié)、單字、字節(jié)、單字、字節(jié)字節(jié)、 雙字雙字。解解: :邊界對齊是的存放方法。邊界對齊是的存放方法。存儲字存儲字64位（位（8個字節(jié)）個字節(jié)）018162432917253321018311194122

15、0513216142271523263427283635293730313938用作用作BIOS存儲器存儲器? 圖形卡、硬盤控制器圖形卡、硬盤控制器?用作用作Cache存儲器存儲器?用作用作主存儲器主存儲器? 主存儲器是整個存儲系統(tǒng)的核心，由主存儲器是整個存儲系統(tǒng)的核心，由RAM和和ROM構(gòu)成構(gòu)成, 并且是二者缺一不可。并且是二者缺一不可。 RAM用來存放供用戶隨機讀寫的用戶程序和數(shù)用來存放供用戶隨機讀寫的用戶程序和數(shù)據(jù)，也可以作為系統(tǒng)程序的工作區(qū)，據(jù)，也可以作為系統(tǒng)程序的工作區(qū)，ROM用來存放用來存放系統(tǒng)程序。系統(tǒng)程序。 本節(jié)從最基本的存儲電路開始，分別介紹本節(jié)從最基本的存儲電路開始，分別介

16、紹RAM和和ROM的不同類型存儲電路、工作原理、和各自所的不同類型存儲電路、工作原理、和各自所具有的特點具有的特點,以及相應(yīng)存儲芯片的外特性。以及相應(yīng)存儲芯片的外特性。T1 T4T5T6T7T8A A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇DOUT讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇A T1 T4T5T6T7T8A寫放大器寫放大器寫放大器寫放大器DIN寫選擇寫選擇讀選擇讀選擇讀放讀放位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇DOUT 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 讀讀 操作操作 行選行選 T5、T6 開開T7

17、、T8 開開列選列選讀放讀放DOUTVAT6T8DOUTT1 T4T5T6T7T8A ADIN位線位線A位線位線A 列地址選擇列地址選擇行地址選擇行地址選擇寫放寫放寫放寫放讀放讀放DOUT寫選擇寫選擇讀選擇讀選擇 靜態(tài)靜態(tài) RAM 基本電路的基本電路的 寫寫 操作操作 行選行選T5、T6 開開 兩個寫放兩個寫放 DIN列選列選T7、T8 開開（左）（左） 反相反相T5A （右）（右） T8T6ADINDINT7 SRAM的存取速度快，但集成度低，功耗的存取速度快，但集成度低，功耗也較大，所以一般用來組成高速緩沖存儲器和也較大，所以一般用來組成高速緩沖存儲器和小容量主存系統(tǒng)。小容量主存系統(tǒng)。 S

18、RAM是用雙穩(wěn)態(tài)觸發(fā)器結(jié)構(gòu)記憶信息的。是用雙穩(wěn)態(tài)觸發(fā)器結(jié)構(gòu)記憶信息的。結(jié)論結(jié)論: :數(shù)據(jù)線數(shù)據(jù)線CT字線字線0 1無電流無電流有電流有電流讀出時數(shù)據(jù)線有電流為讀出時數(shù)據(jù)線有電流為 “1 1”讀出時數(shù)據(jù)線無電流為讀出時數(shù)據(jù)線無電流為 “0 0”刷新的概念：刷新的概念： 刷新過程刷新過程的實質(zhì)是將原有信息讀出，再由刷新放大器形成原信的實質(zhì)是將原有信息讀出，再由刷新放大器形成原信息并重新寫入的過程。刷新一次的時間等于一次讀寫操作的時間。息并重新寫入的過程。刷新一次的時間等于一次讀寫操作的時間。注意注意：刷新和重寫（再生）是兩個完全不同的概念，切不可加以混淆。刷新和重寫（再生）是兩個完全不同的概念，切

19、不可加以混淆。 重寫重寫是是隨機隨機的，某個存儲單元只有在破壞性讀出之后才需要的，某個存儲單元只有在破壞性讀出之后才需要重寫；重寫； 而刷新是定時的，即使許多記憶單元長期未被訪問，若不而刷新是定時的，即使許多記憶單元長期未被訪問，若不及時補充電荷的話，信息也會丟失。及時補充電荷的話，信息也會丟失。 重寫重寫一般是按存儲單元進行的，而一般是按存儲單元進行的，而刷新刷新通常以存儲體矩陣中的通常以存儲體矩陣中的一行為單位進行的。刷新是由刷新計數(shù)器提供行地址。一行為單位進行的。刷新是由刷新計數(shù)器提供行地址。 刷新時間刷新時間 = = 存儲矩陣行數(shù)存儲矩陣行數(shù)存儲周期存儲周期0 01 12 238703

20、870 387138713873387338723872399939990 0讀讀/ /寫或維持寫或維持刷新刷新讀讀/ /寫寫C Ct tC Ct tC Ct tC CC Ct tt tC Ct tt tC CC Ct t0 01 112712738723872周期周期刷新行號刷新行號128128周期周期（6464微秒）微秒）（19361936微秒）微秒）（2 2毫秒）毫秒）刷新間隔刷新間隔序號序號或維持或維持周期周期(0)(1)(2)Wt刷新間隔（128個系統(tǒng)周期128微秒）序號讀寫周期W/RtRREFX0Y1Z2(126)S126(127)127T0U(128)(129)V12WCt刷 新

21、 間 隔2 m sW / R11 5u s0 . 5u sW / R2W / R1 2 8u s1 5u s0 . 5u s1 5u s0 . 5相鄰兩行的刷新相鄰兩行的刷新間隔間隔=2ms=2ms行數(shù)行數(shù)將刷新安排在指令譯碼階段，不會出現(xiàn)將刷新安排在指令譯碼階段，不會出現(xiàn) “死區(qū)死區(qū)”。芯片容量芯片容量譯譯碼碼驅(qū)驅(qū)動動存存儲儲矩矩陣陣讀讀寫寫電電路路1K 4位位16K 1位位8K 8位位片選線片選線讀讀/寫控制線寫控制線地地址址線線數(shù)數(shù)據(jù)據(jù)線線地址線地址線（單向）（單向）數(shù)據(jù)線數(shù)據(jù)線（雙向）（雙向）104141138例：某靜態(tài)例：某靜態(tài)RAMRAM芯片，為芯片，為16K16K8 8位位問該芯

22、片引腳的最小數(shù)目應(yīng)為多少？問該芯片引腳的最小數(shù)目應(yīng)為多少？分析分析：16K16K，地址線應(yīng)為，地址線應(yīng)為 1414條條 8 8位，數(shù)據(jù)線應(yīng)為位，數(shù)據(jù)線應(yīng)為8 8條條 CS CS 控制線控制線1 1條條 WE WE 控制線控制線1 1條條電源線電源線1 1條條地線地線1 1條條所以，該芯片引腳的最少數(shù)目為：所以，該芯片引腳的最少數(shù)目為：2626條條 由于由于DRAM芯片集成度高，容量大，為了減少芯片集成度高，容量大，為了減少芯片引腳數(shù)量，芯片引腳數(shù)量，DRAM芯片把地址線分成相等的兩部芯片把地址線分成相等的兩部分，分兩次從相同的引腳送入。兩次輸入的地址分別分，分兩次從相同的引腳送入。兩次輸入的地

23、址分別稱為行地址和列地址，行地址由行地址選通信號稱為行地址和列地址，行地址由行地址選通信號 送入存儲芯片，列地址由列地址選通信號送入存儲芯片，列地址由列地址選通信號 送入存送入存儲芯片。儲芯片。 由于采用了地址復(fù)用技術(shù)，因此，由于采用了地址復(fù)用技術(shù)，因此，DRAM芯片每芯片每增加一條地址線，實際上是增加了兩位地址，也即增增加一條地址線，實際上是增加了兩位地址，也即增加了加了4倍的容量。倍的容量。RASCAS對對102410244 4的一維譯碼的一維譯碼地址譯碼電路地址譯碼電路A9A0 011023存儲元存儲元 0,015,015,70,7 讀讀/寫控制電路寫控制電路 地地址址譯譯碼碼器器 字線

24、字線015168矩陣矩陣07D07D 位線位線 讀讀 / 寫選通寫選通A3A2A1A00000007D07D 當(dāng)當(dāng)n n較大時，譯碼電路變得復(fù)雜，電路的開銷較大時，譯碼電路變得復(fù)雜，電路的開銷很大，使得存儲器的成本迅速上升，性能下降。很大，使得存儲器的成本迅速上升，性能下降。 例如：例如：10241024個選通信號需要個選通信號需要10241024個個1010輸入的與輸入的與門（或與非門）。所以單譯碼只適合小容量的存儲門（或與非門）。所以單譯碼只適合小容量的存儲器。器。單譯碼的缺點：單譯碼的缺點：對對204820481 1的雙譯碼的雙譯碼X X地地址址譯譯碼碼器器Y 地址譯碼器地址譯碼器A0A

25、1A2A3A4A5A6 A7A8 A9 A100163031：字選線字選線列列選選線線A3A2A1A0A40,310,031,031,31 Y 地址譯碼器地址譯碼器 X地地址址譯譯碼碼器器 3232 矩陣矩陣A9I/OA8A7A56AY0Y31X0X31D讀讀/寫寫00000000000,031,00,31I/OD0,0讀讀二維地址譯碼：二維地址譯碼： 對對20482048個芯片字將個芯片字將1111根地址線分成兩組，配一根地址線分成兩組，配一個個5-325-32線譯碼器和一個線譯碼器和一個6-646-64線譯碼器。線譯碼器。 兩個譯碼器的有效輸出的交點共同選擇一個基兩個譯碼器的有效輸出的交點

26、共同選擇一個基本存儲單元。本存儲單元。優(yōu)點優(yōu)點：選擇線減少，譯碼電路的開銷大大減小?。哼x擇線減少，譯碼電路的開銷大大減??！行譯碼行譯碼列譯碼列譯碼讀寫控制讀寫控制64164（1K 4）數(shù)據(jù)緩沖數(shù)據(jù)緩沖A0A5A6A9OECSWED7 D0存儲矩陣存儲矩陣數(shù)據(jù)總線 2114 2114的讀周期時序的讀周期時序地址地址CSCSWEWE數(shù)據(jù)總線數(shù)據(jù)總線讀出數(shù)據(jù)讀出數(shù)據(jù)t tRCRCA At tt tOTDOTDt tCXCX21142114的寫周期時序的寫周期時序CSCSWEWE數(shù)據(jù)總線數(shù)據(jù)總線t tWCWCW Wt tt tDHDHt tWXWX地址地址寫入數(shù)據(jù)寫入數(shù)據(jù)問題問題4: 為什么為什么12

27、8128的矩陣分成二個的矩陣分成二個64128的矩陣的矩陣?動態(tài)動態(tài)RAMRAM的讀寫時序圖：的讀寫時序圖：數(shù)據(jù)輸出數(shù)據(jù)地址讀周期CASWE(a)(b)RAS行地址列地址數(shù)據(jù)輸入數(shù)據(jù)地址寫周期CASWERAS行地址列地址 64K64K 1 1的動態(tài)存儲器芯片必要的引的動態(tài)存儲器芯片必要的引腳有哪些？它應(yīng)采用多少引線的封裝？腳有哪些？它應(yīng)采用多少引線的封裝？ 內(nèi)存條實際上是由多個存儲芯片構(gòu)成的存內(nèi)存條實際上是由多個存儲芯片構(gòu)成的存儲體，它們被安裝在一個條狀印刷電路板上，儲體，它們被安裝在一個條狀印刷電路板上，可以方便地插在主板的內(nèi)存插槽中?？梢苑奖愕夭逶谥靼宓膬?nèi)存插槽中。 上述上述SRAMSRA

28、M及及DRAMDRAM共同的特點是當(dāng)去掉電源時，存共同的特點是當(dāng)去掉電源時，存儲的數(shù)據(jù)自然消失，因此稱為易失性儲的數(shù)據(jù)自然消失，因此稱為易失性(volatile)(volatile)存儲存儲器。器。 計算機中，磁盤、光盤上存儲的信息是非易失性計算機中，磁盤、光盤上存儲的信息是非易失性的。半導(dǎo)體存儲器中，只讀存儲器也是非易失性的存的。半導(dǎo)體存儲器中，只讀存儲器也是非易失性的存儲器，或叫非揮發(fā)性器件。儲器，或叫非揮發(fā)性器件。 ROMROM常用于存放固定程序。常用于存放固定程序。ROMROM可分為以下幾類。可分為以下幾類。D3D2D1D0W0W1W2W3VDD分析下圖中存儲信息的情況？分析下圖中存儲

29、信息的情況？字選線字選線VccVcc位線位線熔絲熔絲浮空多晶硅柵SDP+N基體SiO2TTT312字線(Z)位線(W)EPROMEDP+存儲器存儲器目前主要應(yīng)用目前主要應(yīng)用SRAMSRAMDRAMDRAMROMROMPROMPROMEPROMEPROME E2 2PROMPROMFlash Flash MemoryMemoryCacheCache計算機主存儲器計算機主存儲器( (內(nèi)存內(nèi)存) )固定程序，微程序控制器存儲器固定程序，微程序控制器存儲器用戶自編程序，用于工業(yè)控制機或電器中用戶自編程序，用于工業(yè)控制機或電器中用戶編寫并修改程序或產(chǎn)品試制階段編程序用戶編寫并修改程序或產(chǎn)品試制階段編程序

30、ICIC卡存儲器卡存儲器固態(tài)盤（優(yōu)盤）、固態(tài)盤（優(yōu)盤）、ICIC卡卡舉例：如圖所示是某芯片的引腳圖，請回答：舉例：如圖所示是某芯片的引腳圖，請回答：（1 1）該芯片的類型（是）該芯片的類型（是RAMRAM還是還是ROMROM）？該芯片的容量是大？）？該芯片的容量是大？（2 2）若地址線增加一條，存儲芯片的容量將變?yōu)槎嗌?？）若地址線增加一條，存儲芯片的容量將變?yōu)槎嗌?？? 3）該芯片是否需要刷新？為什么？）該芯片是否需要刷新？為什么？NCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDNCDIN/WE/RASA2A1A0GNDVCC/CAS/DOUTA7A6A5A

31、4A3NCDIN/WE/RASA2A1A0GND解：解：（1 1）該圖為）該圖為DRAMDRAM芯片引腳圖，芯片引腳圖， 64K64K1位容量。位容量。（2）容量增加）容量增加4倍。倍。（3）需要刷新。）需要刷新。34H34H1EH1EH2FH2FH0000H0000H0001H0001H0002H0002H0003H0003H.FFFEHFFFEHFFFFHFFFFH.A15A0D0D1D7數(shù)據(jù)總線數(shù)據(jù)總線WE：MREQ DWECSDWECSDWECSA13A0DDWEWEMMWCSCSDWECSDWECS 2 - 4譯碼器譯碼器A15A14GMREQD7D0地址空間分配表地址空間分配表 地

32、址地址片號片號A15A14A13A12A11A1A0說明說明1 00 00000.00111.11最低地址最低地址 0000H最高地址最高地址 3FFFH2 01 01000.00111.11最低地址最低地址 40000H最高地址最高地址 7FFFH3 10 10000.00111.11最低地址最低地址 8000H最高地址最高地址 0BFFFH4 11 11000.00111.11最低地址最低地址 0C000H最高地址最高地址 0FFFFH 練習(xí)：練習(xí)： 用用 2片片 1K 8位位 存儲芯片組成存儲芯片組成 2K 8位位 的存儲器。的存儲器。 1K 8位位 1K 8位位D7D0WEA1A0A9

33、CS0A10 1CS1 1K 8位位 1K 8位位2K82K82K82K8A10A0WED15D0D7D0D7D0D15D8D15D8DDWEWECSCSDWECSDWECS1【例】設(shè)有若干片256K8位的SRAM芯片，問： (1) 構(gòu)成2MB的存儲器需要多少塊SRAM芯片？ (2) 該存儲器需要多少字節(jié)地址線？ (3) 畫出該存儲器與CPU連接的結(jié)構(gòu)圖，設(shè)CPU 的接口信號有地址信號、數(shù)據(jù)信號、控制信號MREQ和WE。解：解： (1) 該存儲器需要該存儲器需要2048K/256K = 8片片SRAM芯片；芯片；(2) 因為因為221=2048K，需要，需要21條地址線。條地址線。 又又 21

34、8=256K，每個存儲芯片有，每個存儲芯片有18根地址線。這樣根地址線。這樣,高高3位用于芯片選擇，低位用于芯片選擇，低18位作為每個存儲器芯片的位作為每個存儲器芯片的地址輸入。地址輸入。(3) 該存儲器與該存儲器與CPU連接的結(jié)構(gòu)圖如下。連接的結(jié)構(gòu)圖如下。 5 7 3-8 譯碼 2 1 0 A20-18 A20-0 A17-0 G2A G2B G1 MREQ WE CPU D7D0 D7D0 D7D0 D7D0 D7D0 WE A C S 256K 8 D WE A CS 256K 8 D WE A CS 256K 8 D WE A CS 256K 8 D CPU要實現(xiàn)對存儲單元的訪問，首先

35、要要實現(xiàn)對存儲單元的訪問，首先要選擇存儲芯片，即進行片選；然后再從選中的選擇存儲芯片，即進行片選；然后再從選中的芯片中依地址碼選擇出相應(yīng)的存儲單元，以進芯片中依地址碼選擇出相應(yīng)的存儲單元，以進行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由行數(shù)據(jù)的存取，這稱為字選。片內(nèi)的字選是由CPU送出的送出的N條低位地址線完成的，地址線直條低位地址線完成的，地址線直接接到所有存儲芯片的地址輸入端（接接到所有存儲芯片的地址輸入端（N由片內(nèi)由片內(nèi)存儲容量存儲容量2N決定）。而存儲芯片的片選信號則決定）。而存儲芯片的片選信號則大多是通過高位地址譯碼后產(chǎn)生的。大多是通過高位地址譯碼后產(chǎn)生的。 片選信號的譯碼方法又可細分為

36、線選法、片選信號的譯碼方法又可細分為線選法、全譯碼法和部分譯碼法。全譯碼法和部分譯碼法。 線選法就是用除片內(nèi)尋址外的高位地址線直接線選法就是用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個存儲芯片的片選端，當(dāng)（或經(jīng)反相器）分別接至各個存儲芯片的片選端，當(dāng)某地址線信息為某地址線信息為“0”時，就選中與之對應(yīng)的存儲芯片。時，就選中與之對應(yīng)的存儲芯片。請注意，這些片選地址線每次尋址時只能有一位有效，請注意，這些片選地址線每次尋址時只能有一位有效，不允許同時有多位有效，這樣才能保證每次只選中一不允許同時有多位有效，這樣才能保證每次只選中一個芯片（或組）。個芯片（或組）。 線選法的優(yōu)點是不需要地

37、址譯碼器，線路簡單，線選法的優(yōu)點是不需要地址譯碼器，線路簡單，選擇芯片無須外加邏輯電路，但僅適用于連接存儲芯選擇芯片無須外加邏輯電路，但僅適用于連接存儲芯片較少的場合。同時，線選法不能充分利用系統(tǒng)的存片較少的場合。同時，線選法不能充分利用系統(tǒng)的存儲器空間，且把地址空間分成了相互隔離的區(qū)域，給儲器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來了一定的困難。編程帶來了一定的困難。1.1.線選法線選法 全譯碼法將除片內(nèi)尋址外的全部高位地址線都作全譯碼法將除片內(nèi)尋址外的全部高位地址線都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號，將它們分別接

38、到存儲芯片的片選端，以實現(xiàn)選信號，將它們分別接到存儲芯片的片選端，以實現(xiàn)對存儲芯片的選擇。對存儲芯片的選擇。 全譯碼法的優(yōu)點是每片（或組）芯片的地址范圍全譯碼法的優(yōu)點是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴展，不會產(chǎn)是唯一確定的，而且是連續(xù)的，也便于擴展，不會產(chǎn)生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較生地址重疊的存儲區(qū)，但全譯碼法對譯碼電路要求較高。高。2.2.全譯碼法全譯碼法WRA0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A11A 12A0A 10D7D 02:4譯碼器CPU061166

39、11661166116123A13A 151A14A141MMWD7D0DCSCSWEDCSCSWEWEA13A13A0A0注意注意: A13、A12、A11A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A0 A10CSWED7 D0A14A 15A0A 10MREQWED7D 02:4譯碼器CPU10611661166116611623A11A13A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 0 0 * * * 0 0 0 0 0 0 0 0 0 0 0 0 0 * * * 1 1 1

40、1 1 1 1 1 1 1 1 0 1 * * * 0 0 0 0 0 0 0 0 0 0 0 0 1 * * * 1 1 1 1 1 1 1 1 1 1 1 1 0 * * * 0 0 0 0 0 0 0 0 0 0 0 1 0 * * * 1 1 1 1 1 1 1 1 1 1 1 1 1 * * * 0 0 0 0 0 0 0 0 0 0 0 1 1 * * * 1 1 1 1 1 1 1 1 1 1 1如果如果*的地址線都設(shè)為的地址線都設(shè)為“0”，則，則6116 的地址范圍的地址范圍000007FFH； 6116 的地址范圍的地址范圍400047FFH6116 的地址范圍的地址范圍80

41、0087FFH； 6116 的地址范圍的地址范圍C800C7FFH每一個芯片有每一個芯片有8個地址重疊區(qū)。個地址重疊區(qū)。 設(shè)設(shè)CPUCPU有有1616根地址線，根地址線，8 8根數(shù)據(jù)線，并用根數(shù)據(jù)線，并用MREQMREQ作訪存控制信號作訪存控制信號（低電平有效），用（低電平有效），用/WE/WE作讀寫控制信號（高電平為讀，低電平作讀寫控制信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：為寫）?，F(xiàn)有下列存儲芯片： 1KX41KX4位位RAMRAM；4KX84KX8位位RAMRAM；8KX88KX8位位RAMRAM； 2KX82KX8位位ROMROM； 4KX84KX8位位ROMROM；8KX88KX8位位ROM;ROM; 以及以及74LS13874LS138譯碼器和各種門電路（非門、與非門、或門）。譯碼器和各種門電路（非門、與非門、或門）。 請畫出請畫出CPUCPU與存儲器的連接圖，要求：與存儲器的連接圖，要求：主存地址空間分配：主存地址空間分配：6000H6000H67FFH67FFH為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)；6800H 6800H 6BFFH6BFFH為用戶程序區(qū)。為用戶程序區(qū)。合理選用上述存儲芯片，說明各選幾片？合理選用上述存儲芯片，說明各選幾片？詳細畫出存儲芯片的片選邏輯圖。詳細畫出存儲芯片