過程通道技術(shù)

1、1第二章 過程通道技術(shù)2.2 通道接口技術(shù)通道接口技術(shù)2.1 概述概述2.3 數(shù)字量輸入通道數(shù)字量輸入通道2.4 數(shù)字量輸出通道數(shù)字量輸出通道2.5 模擬量輸入通道模擬量輸入通道2.6 模擬量輸出通道模擬量輸出通道要點(diǎn)總結(jié)要點(diǎn)總結(jié) 22.1 概述概述過程通道是計算機(jī)和生產(chǎn)過程之間設(shè)置的信息過程通道是計算機(jī)和生產(chǎn)過程之間設(shè)置的信息傳送和轉(zhuǎn)換的連接通道。傳送和轉(zhuǎn)換的連接通道。32.1 概述概述過程通道過程通道包括：包括：u檢測通道即輸入通道u數(shù)字量輸入通道u脈沖量輸入通道u模擬量輸入通道u控制通道即輸出通道u數(shù)字量輸出通道u脈沖量輸出通道u模擬量輸出通道45678 將底座 A 向底座 B 移動，使

2、這兩個底座上的連接頭對接良好 將底座裝到導(dǎo)軌上 底座A 底座B 92.2 通道接口技術(shù)通道接口技術(shù)2.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 一、編址方式一、編址方式二、地址譯碼二、地址譯碼2.2.2 總線接口常用芯片總線接口常用芯片 一、鎖存器一、鎖存器二、緩沖器二、緩沖器102.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 一、編址方式一、編址方式1、存儲器統(tǒng)一編址方式（、存儲器統(tǒng)一編址方式（WR、RD）2、I/O接口編址方式（接口編址方式（MREQ、IORQ配配合合WR和和RD或或IOW、IOR）112.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 存儲器統(tǒng)一編址方式不用專用的存儲器統(tǒng)一編址方

3、式不用專用的I/OI/O指令，一般存儲器指指令，一般存儲器指令比令比I/OI/O指令豐富，功能強(qiáng)，使用靈活，給程序設(shè)計帶來了指令豐富，功能強(qiáng)，使用靈活，給程序設(shè)計帶來了方便。但這種方式占用了存儲空間地址，指令執(zhí)行時間較長。方便。但這種方式占用了存儲空間地址，指令執(zhí)行時間較長。難以區(qū)分難以區(qū)分I/OI/O操作。操作。 I/O I/O指令執(zhí)行時間較短，輸入輸出時容易安排應(yīng)答聯(lián)系信指令執(zhí)行時間較短，輸入輸出時容易安排應(yīng)答聯(lián)系信號，硬件設(shè)計簡單，程序設(shè)計清晰，易于區(qū)分。但號，硬件設(shè)計簡單，程序設(shè)計清晰，易于區(qū)分。但I(xiàn)/OI/O指令指令簡單簡單, ,輸入輸出數(shù)據(jù)必須經(jīng)過累加器輸入輸出數(shù)據(jù)必須經(jīng)過累加器A

4、 A，才能進(jìn)行邏輯操作。，才能進(jìn)行邏輯操作。同時增加了微機(jī)本身硬件設(shè)計的復(fù)雜性同時增加了微機(jī)本身硬件設(shè)計的復(fù)雜性。不同編址方式的特點(diǎn)：不同編址方式的特點(diǎn)：122.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù)二、地址譯碼二、地址譯碼（一）組合邏輯器件譯碼（略）（一）組合邏輯器件譯碼（略）（二）譯碼器譯碼（二）譯碼器譯碼 適合連續(xù)多個地址的譯碼電路設(shè)計適合連續(xù)多個地址的譯碼電路設(shè)計132.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) （1 1）3 38 8譯碼器譯碼器74LS13874LS1381 1、常用的譯碼器、常用的譯碼器142.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) （2 2）除）除138138

5、外還有外還有74LS15474LS154，是，是4 41616譯碼器譯碼器152.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 2 2、譯碼器譯碼實例、譯碼器譯碼實例實例實例1 1：連續(xù)：連續(xù)8 8地址譯碼設(shè)計地址譯碼設(shè)計162.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 實例實例2 2：采用：采用3 3片片74LS13874LS138譯出譯出2424個個I/OI/O接口芯片地址。接口芯片地址。采用采用3 3片片74LS13874LS138譯譯碼器，經(jīng)碼器，經(jīng)A A0 0AA4 4 5 5根地址線，就可以根地址線，就可以譯出譯出2424個個I/OI/O接口接口端口號。端口號。172.2.1 通道地址

6、譯碼技術(shù)通道地址譯碼技術(shù)邏輯表邏輯表182.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 二、地址譯碼二、地址譯碼（三）（三）GAL器件譯碼器件譯碼 由譯碼器構(gòu)成的譯碼電路雖能很好地完成譯碼功能。由譯碼器構(gòu)成的譯碼電路雖能很好地完成譯碼功能。但都需要非止一個器件來構(gòu)成譯碼電路。在實際應(yīng)用中但都需要非止一個器件來構(gòu)成譯碼電路。在實際應(yīng)用中需要較大的安裝空間和較多種類的產(chǎn)品備件這將影響需要較大的安裝空間和較多種類的產(chǎn)品備件這將影響最終產(chǎn)品的成本、可靠性及可維護(hù)性。最終產(chǎn)品的成本、可靠性及可維護(hù)性。 通用陣列邏輯器件通用陣列邏輯器件GAL (Generic Array Logic) 192.2.1 通道

7、地址譯碼技術(shù)通道地址譯碼技術(shù)GAL器件特點(diǎn)：器件特點(diǎn)： 具有可編程的與門及或門陣列，可模擬任何組合邏具有可編程的與門及或門陣列，可模擬任何組合邏輯器件的功能，并減少分立組合邏輯器件的使用數(shù)量；輯器件的功能，并減少分立組合邏輯器件的使用數(shù)量； GAL的每個輸出引腳上都有輸出邏輯宏單元的每個輸出引腳上都有輸出邏輯宏單元OLMCOutPut Logic Macro Cell)使用者定義每個輸出的結(jié)使用者定義每個輸出的結(jié)構(gòu)和功能，使用戶能完成任何所需的功能；構(gòu)和功能，使用戶能完成任何所需的功能； GAL器件可在線電擦寫、編程，數(shù)據(jù)保持時間在器件可在線電擦寫、編程，數(shù)據(jù)保持時間在10年以上；年以上； G

8、AL器件有較高的響應(yīng)速度，與器件有較高的響應(yīng)速度，與TTL兼容；兼容； GAL器件具有可編程的保密位，可防止對器件具有可編程的保密位，可防止對GAL器件器件的內(nèi)容非法讀取和復(fù)制。的內(nèi)容非法讀取和復(fù)制。 202.2.1 通道地址譯碼技術(shù)通道地址譯碼技術(shù) 常用常用GAL器件介紹：器件介紹： 常用的常用的GALGAL器件有器件有GAL16v8GAL16v8、GAL20v8GAL20v8等芯片，等芯片，可依據(jù)應(yīng)用條件不同而選取?？梢罁?jù)應(yīng)用條件不同而選取。 GAL16v8GAL16v8器件具有器件具有2020個引腳，最多可具有個引腳，最多可具有1616個輸入端個輸入端( (這時僅有這時僅有2 2個輸出端

9、個輸出端) )或最多具有或最多具有8 8個輸個輸出端出端( (這時僅有這時僅有1010個輸入端個輸入端) )。該特性與其名字的。該特性與其名字的命名相對應(yīng)。命名相對應(yīng)。212.2.2 總線接口常用芯片總線接口常用芯片 在應(yīng)用系統(tǒng)中，幾乎所有系統(tǒng)擴(kuò)展的外圍芯片都在應(yīng)用系統(tǒng)中，幾乎所有系統(tǒng)擴(kuò)展的外圍芯片都是通過總線與是通過總線與CPU連接的，但是：連接的，但是：p 總線的數(shù)目是有限的；總線的數(shù)目是有限的；p 外圍芯片工作時有一個輸入電流，不工作時也有漏電外圍芯片工作時有一個輸入電流，不工作時也有漏電流存在，因此總線只能帶動一定數(shù)量的電路；流存在，因此總線只能帶動一定數(shù)量的電路；p 對于多電壓系統(tǒng)，不同電平標(biāo)準(zhǔn)芯片的連接也需要電對于多電壓系統(tǒng)，不同電平標(biāo)準(zhǔn)芯片的連接也需要電平的匹配；平的匹配；222.2.2 總線接口常用芯片總線接口常用芯片一、鎖存器一、鎖存器1、