Quartus_II使用教程圖形輸入

1、1實驗七、基于實驗七、基于Quartus II的的原理圖輸入數(shù)字電路設(shè)計原理圖輸入數(shù)字電路設(shè)計 本部分實驗內(nèi)容為新內(nèi)容，操作步驟較多，為保證實本部分實驗內(nèi)容為新內(nèi)容，操作步驟較多，為保證實驗項目進行完畢，請同學們務(wù)必提前做好預(yù)習準備驗項目進行完畢，請同學們務(wù)必提前做好預(yù)習準備預(yù)習要求預(yù)習要求 1.從實驗中心網(wǎng)站下載軟件從實驗中心網(wǎng)站下載軟件2.按照按照ppt所示，操作使用，所示，操作使用，仿真數(shù)字邏輯器件功能仿真數(shù)字邏輯器件功能2第一部分：實驗要求第一部分：實驗要求n通過本次實驗，引導(dǎo)學生以通過本次實驗，引導(dǎo)學生以EDA設(shè)計的設(shè)計的手段來設(shè)計數(shù)字邏輯電路；手段來設(shè)計數(shù)字邏輯電路；n認識可編程邏

2、輯器件認識可編程邏輯器件(PLD)；n掌握掌握QuartusII集成開發(fā)環(huán)境軟件。集成開發(fā)環(huán)境軟件。3一、實驗?zāi)康囊弧嶒災(zāi)康?. 學習學習EDA集成工具軟件集成工具軟件Quartus II的使用；的使用；2. 學會基于學會基于PLD的的EDA設(shè)計流程；設(shè)計流程；3. 學會使用原理圖設(shè)計小型數(shù)字電路；學會使用原理圖設(shè)計小型數(shù)字電路；4. 掌握對設(shè)計進行綜合、仿真和設(shè)計下載的方法。掌握對設(shè)計進行綜合、仿真和設(shè)計下載的方法。二、實驗?zāi)績x器及器件二、實驗?zāi)績x器及器件1、實驗設(shè)備：數(shù)字電路實驗箱實驗設(shè)備：數(shù)字電路實驗箱1臺臺2、實驗器件：可編程邏輯器件（背板）實驗器件：可編程邏輯器件（背板）4三、實驗

3、原理三、實驗原理n可編程邏輯器件可編程邏輯器件（Programmable Logic Devices，PLD），發(fā)展于），發(fā)展于20世紀世紀70年代，屬半定制集成電路；年代，屬半定制集成電路；n使用使用PLD器件，借助器件，借助EDA設(shè)計方法，可以方便、快速地設(shè)計方法，可以方便、快速地構(gòu)建數(shù)字系統(tǒng)；構(gòu)建數(shù)字系統(tǒng)；n任何組合邏輯電路都可以用任何組合邏輯電路都可以用“與門與門-或門或門”二級電路實現(xiàn)；二級電路實現(xiàn)；n任何時序邏輯電路都可以由任何時序邏輯電路都可以由組合邏輯電路加上存儲元件組合邏輯電路加上存儲元件（觸發(fā)器、鎖存器構(gòu)成）；（觸發(fā)器、鎖存器構(gòu)成）；n人們由此提出人們由此提出乘積項可編程乘

4、積項可編程電路結(jié)構(gòu)，原理結(jié)構(gòu)如下：電路結(jié)構(gòu)，原理結(jié)構(gòu)如下：5低密度低密度PLD可編程原理可編程原理【早期器件早期器件】低密度（簡單）低密度（簡單）PLDPLD，通常內(nèi)部等，通常內(nèi)部等效門數(shù)少于效門數(shù)少于500500個，個，只能實現(xiàn)通用數(shù)字只能實現(xiàn)通用數(shù)字邏輯（如邏輯（如7474系列）系列）的一些功能的一些功能6n使用使用FPGA（大容量可編程邏輯器件）從事（大容量可編程邏輯器件）從事數(shù)字系統(tǒng)設(shè)計的三階段：數(shù)字系統(tǒng)設(shè)計的三階段：1、常規(guī)邏輯功能描述的實現(xiàn)；、常規(guī)邏輯功能描述的實現(xiàn)；n指常規(guī)數(shù)字邏輯器件，如指常規(guī)數(shù)字邏輯器件，如3-8線譯碼器線譯碼器74LS138，二，二進制計數(shù)器進制計數(shù)器74L

5、S161，移位寄存器，移位寄存器74LS194等；等；2、時序產(chǎn)生及控制、小型數(shù)字系統(tǒng)的實現(xiàn)；、時序產(chǎn)生及控制、小型數(shù)字系統(tǒng)的實現(xiàn)；n如用狀態(tài)機完成如用狀態(tài)機完成AD信號的采集，產(chǎn)生信號的采集，產(chǎn)生PWM時序控制時序控制步進電機步進電機n簡易數(shù)字頻率計、交通燈、數(shù)字種系統(tǒng)的實現(xiàn)等；簡易數(shù)字頻率計、交通燈、數(shù)字種系統(tǒng)的實現(xiàn)等；3、算法功能、算法功能/綜合系統(tǒng)的實現(xiàn)綜合系統(tǒng)的實現(xiàn)nFFT算法實現(xiàn)、頻譜分析等。算法實現(xiàn)、頻譜分析等。7四、實驗任務(wù)四、實驗任務(wù) n參照下圖，在參照下圖，在QuartusII原理圖輸入環(huán)境下，畫出原理圖輸入環(huán)境下，畫出3-8線譯碼器構(gòu)成的流水燈電路；線譯碼器構(gòu)成的流水燈電

6、路；8五、實驗步驟五、實驗步驟n1. 建立一個項目；建立一個項目；n2. 選定目標器件（選定目標器件（EPM240T100C5），配置管腳，對設(shè)），配置管腳，對設(shè)計進行綜合；計進行綜合；n3. 繪制設(shè)計電路原理圖；繪制設(shè)計電路原理圖；n4. 編輯測試激勵波形文件，執(zhí)行時序仿真，記錄仿真結(jié)果；編輯測試激勵波形文件，執(zhí)行時序仿真，記錄仿真結(jié)果；n5. 對設(shè)計進行引腳鎖定，下載設(shè)計文件到芯片中；對設(shè)計進行引腳鎖定，下載設(shè)計文件到芯片中；n6. 斷電后連接驗證電路，然后上電觀察硬件運行結(jié)果，如斷電后連接驗證電路，然后上電觀察硬件運行結(jié)果，如不正確，需要重新修改設(shè)計；不正確，需要重新修改設(shè)計；n7. 記

7、錄實驗結(jié)果及實驗過程中出現(xiàn)的問題及解決辦法。記錄實驗結(jié)果及實驗過程中出現(xiàn)的問題及解決辦法。n（注：）（注：）5-7步的操作參考實驗八的步的操作參考實驗八的ppt，如本次實驗未完，如本次實驗未完成，第八次實驗繼續(xù)進行，請自行保留設(shè)計工程文件夾。成，第八次實驗繼續(xù)進行，請自行保留設(shè)計工程文件夾。9六、實驗報告要求六、實驗報告要求 n1. 記錄設(shè)計原理圖。記錄設(shè)計原理圖。n2. 記錄綜合結(jié)果（邏輯單元記錄綜合結(jié)果（邏輯單元的消的消耗情況等）。耗情況等）。n3. 記錄仿真結(jié)果（畫出仿真波形）。記錄仿真結(jié)果（畫出仿真波形）。n4. 分析結(jié)果（實驗現(xiàn)象結(jié)論）。分析結(jié)果（實驗現(xiàn)象結(jié)論）。n5. 簡答思考題。

8、簡答思考題。思考題：思考題：1、什么是可編程邏輯器件，簡述其優(yōu)點；、什么是可編程邏輯器件，簡述其優(yōu)點；2、簡述、簡述QuartusII從事本實驗項目設(shè)計的流程。從事本實驗項目設(shè)計的流程。10第二部分：第二部分：QuartusII軟件使用軟件使用n請同學們參照后面的步驟，提前做好預(yù)習，請同學們參照后面的步驟，提前做好預(yù)習，熟悉熟悉QuartusII軟件的操作環(huán)境；軟件的操作環(huán)境；nQuartusII軟件可到實驗中心網(wǎng)站上下載，軟件可到實驗中心網(wǎng)站上下載，要注意它的破解步驟要注意它的破解步驟11一、準備一、準備n1、使用、使用QuartusII軟件之前，軟件之前，請確保軟件已正常破解請確保軟件已正

9、常破解若啟動若啟動QuartusII時看到如下界時看到如下界面，則說明軟件尚未正常破解，面，則說明軟件尚未正常破解，需要破解后才能正常使用：需要破解后才能正常使用：將本機將本機D:Altera目錄下的目錄下的License.Dat文件文件中的中的MAC號即完成破解號即完成破解;右圖所示為查看本機右圖所示為查看本機MAC地址（實際地址）地址（實際地址）的方法。的方法。122、Quartus II 6.0主界面操作環(huán)境主界面操作環(huán)境1、Project Navigator（工程管理器）（工程管理器）2、Message window（信息窗口）（信息窗口）2、Status window（狀態(tài)窗口）（狀

10、態(tài)窗口）133、常用工具欄、常用工具欄To reset views: 1.Tools Customize Toolbars Reset All2.Restart Quartus IIWindow & new file buttonsCompiler reportFloorplanExecution controlsDynamic menus若若QuartusII界面上界面上一些默認的按鈕被一些默認的按鈕被關(guān)閉，影響使用，關(guān)閉，影響使用，可按右邊的操作步可按右邊的操作步驟來復(fù)原驟來復(fù)原14工程創(chuàng)建時的準備工作工程創(chuàng)建時的準備工作nQuartusII通過通過“工程（工程（Project）”

11、來管理設(shè)計文來管理設(shè)計文件，件，必須必須為此工程創(chuàng)建一個放置與此工程相關(guān)的為此工程創(chuàng)建一個放置與此工程相關(guān)的所有設(shè)計文件的文件夾；所有設(shè)計文件的文件夾；n此此文件夾名不宜用中文文件夾名不宜用中文，也最好不要用數(shù)字，應(yīng)，也最好不要用數(shù)字，應(yīng)放到磁盤上容易找到的地方，不要放在軟件的安放到磁盤上容易找到的地方，不要放在軟件的安裝目錄中；裝目錄中；n建立完工程文件夾后再進行后續(xù)操作建立完工程文件夾后再進行后續(xù)操作二、在二、在QuartusII6.0環(huán)境下建立工程環(huán)境下建立工程151、項目創(chuàng)建向?qū)?、項目?chuàng)建向?qū)Чこ涛募?，任取，建立工程文件名，任取，建立在用戶自己的目錄下，不在用戶自己的目錄下，不要使?/p>

12、軟件的安裝目錄或要使用軟件的安裝目錄或系統(tǒng)目錄系統(tǒng)目錄選擇工作路徑選擇工作路徑頂層實體名，一般和工程頂層實體名，一般和工程名相同名相同文件菜單文件菜單基于已有項目創(chuàng)建工程基于已有項目創(chuàng)建工程（一般（一般 不使用）不使用）16添加用戶的設(shè)計文件添加用戶的設(shè)計文件 Graphic (.BDF, .GDF) AHDL VHDL Verilog EDIFNotes: Files in project directory do not need to be added Add top level file if filename & entity name are not the same-選中

13、待添加的文件后點擊選中待添加的文件后點擊“Add”，若暫無文件，若暫無文件，直接點擊直接點擊“Next”Add user library pathnames User libraries MegaCore/AMPPSM libraries Pre-compiled VHDL packages2、為創(chuàng)建的工程添加設(shè)計文件、為創(chuàng)建的工程添加設(shè)計文件17選擇選擇CPLD/FPGA器件型號器件型號選擇選擇CPLD/FPGA器件所屬系列器件所屬系列3、器件選擇、器件選擇本本EDA實驗背板所使用的器件為實驗背板所使用的器件為ALtera公司公司MAXII系列系列（Family）的的EPM240T100C5

14、（Avaliable devices）18選擇第三方選擇第三方EDA工具工具（如（如ModelSim、Synplify等）等）這里不需要這里不需要4、EDA 工具設(shè)置工具設(shè)置195、完成、完成!（1）工程創(chuàng)建完畢，界面上在工程管理器）工程創(chuàng)建完畢，界面上在工程管理器處出現(xiàn)所選用的器件系列、器件名及工程處出現(xiàn)所選用的器件系列、器件名及工程文件名文件名“epm240”；（2）可以看出：軟件界面沒有明顯變化，）可以看出：軟件界面沒有明顯變化，需要用戶再建立設(shè)計文件。需要用戶再建立設(shè)計文件。20關(guān)于創(chuàng)建工程的補充說明關(guān)于創(chuàng)建工程的補充說明n（1）指定工程所在的工作庫文件夾、工程名及設(shè)）指定工程所在的工

15、作庫文件夾、工程名及設(shè)計實體名；計實體名；n（2）將設(shè)計文件加入工程中；）將設(shè)計文件加入工程中；n（3）選擇仿真器和綜合器類型（默認）選擇仿真器和綜合器類型（默認“None”為為選擇選擇QuartusII自帶的）；自帶的）；n（4）選擇目標芯片（開發(fā)板上的芯片類型）；）選擇目標芯片（開發(fā)板上的芯片類型）；n（5）工具設(shè)置（若都不選擇，則使用）工具設(shè)置（若都不選擇，則使用QuartusII自帶的所有設(shè)計工具）；自帶的所有設(shè)計工具）；n（6）結(jié)束設(shè)置。）結(jié)束設(shè)置。n工程建立后，若需要新增設(shè)計文件，可以通過工程建立后，若需要新增設(shè)計文件，可以通過Project /Add_Remove在工程中添加新建

16、立在工程中添加新建立的設(shè)計文件，也可以刪除不需要的設(shè)計文件。編的設(shè)計文件，也可以刪除不需要的設(shè)計文件。編譯時將按此選項卡中列出的文件處理。譯時將按此選項卡中列出的文件處理。21三、在三、在QuartusII6.0工程下建立設(shè)計文件工程下建立設(shè)計文件1、在、在File菜單下點擊菜單下點擊“New”，即彈出用戶設(shè)，即彈出用戶設(shè)計建立向?qū)в嫿⑾驅(qū)uartusII支持原理圖輸入（支持原理圖輸入（Block Diagram/Schematic File）、）、VHDL語言輸入等語言輸入等多種設(shè)計輸入方式多種設(shè)計輸入方式，后面以，后面以原理圖輸入原理圖輸入為例介紹為例介紹222、建立原理圖設(shè)計文件、建

17、立原理圖設(shè)計文件原理圖繪制區(qū)繪制工具工程文件名233、調(diào)用參數(shù)化元件、調(diào)用參數(shù)化元件n在繪圖區(qū)雙擊鼠標左鍵，即彈出添加符號在繪圖區(qū)雙擊鼠標左鍵，即彈出添加符號元件的窗口元件的窗口在此輸入已知的在此輸入已知的元件名，可以快元件名，可以快速地調(diào)出元件速地調(diào)出元件在此可選擇查看在此可選擇查看庫中所有的元件庫中所有的元件24n分別調(diào)用了輸入端口分別調(diào)用了輸入端口“input”和邏輯器件和邏輯器件“74138”調(diào)用庫元件預(yù)覽調(diào)用庫元件預(yù)覽254、繪圖控制操作、繪圖控制操作1、選擇及畫線工具、選擇及畫線工具2、文本工具、文本工具3、符號工具，可跳出前、符號工具，可跳出前面添加元件的窗口面添加元件的窗口4、

18、窗口縮放工具，左鍵放大，右鍵縮小、窗口縮放工具，左鍵放大，右鍵縮小5、窗口全屏顯示，按、窗口全屏顯示，按“ESC”退出退出說明：使用圖示說明：使用圖示2-4的工具按鈕后，請的工具按鈕后，請切換回切換回1按鈕（選按鈕（選擇及畫線工具），才能對繪圖進行編輯。擇及畫線工具），才能對繪圖進行編輯。其余工具按鈕不常用，其余工具按鈕不常用，這里不介紹這里不介紹265、設(shè)計、設(shè)計74138，并進行功能驗證測試，并進行功能驗證測試n從符號庫中調(diào)出從符號庫中調(diào)出74138及需要的及需要的輸入輸入、輸出輸出端口，端口，排放整齊排放整齊n完成畫線連接操作（鼠標放到端點處，會自動捕完成畫線連接操作（鼠標放到端點處，會

19、自動捕捉，按下左鍵拖動到目標處，釋放后即完成一次捉，按下左鍵拖動到目標處，釋放后即完成一次畫線操作）畫線操作）27為端口命名為端口命名n鼠標左鍵雙擊端口名，如圖示鼠標左鍵雙擊端口名，如圖示74138電路電路Y7N端所示，直接輸入用戶自定義的名字端所示，直接輸入用戶自定義的名字即可。即可。n74138邏輯測試電路原理圖設(shè)計完畢！邏輯測試電路原理圖設(shè)計完畢！28四、全程編譯四、全程編譯在下拉菜單在下拉菜單“Processing”中選擇中選擇“Start Compilation”，啟動全程編，啟動全程編譯譯編譯完成后的編譯完成后的信息報告窗口信息報告窗口29關(guān)于全程編譯關(guān)于全程編譯nQuartusI

20、I的編譯器由一系列處理模塊構(gòu)成；的編譯器由一系列處理模塊構(gòu)成；n這些模塊負責對設(shè)計項目的檢錯、邏輯綜合、結(jié)構(gòu)綜合、輸這些模塊負責對設(shè)計項目的檢錯、邏輯綜合、結(jié)構(gòu)綜合、輸出結(jié)果的編輯配置，以及時序分析；出結(jié)果的編輯配置，以及時序分析；n在這一過程中，將設(shè)計項目適配到在這一過程中，將設(shè)計項目適配到FPGA/CPLD目標器件中，目標器件中，同時產(chǎn)生多用途的輸出文件，如功能和時序信息文件，器件同時產(chǎn)生多用途的輸出文件，如功能和時序信息文件，器件編程的目標文件；編程的目標文件；n編譯器首先檢查出工程設(shè)計文件中可能的錯誤信息，以供設(shè)編譯器首先檢查出工程設(shè)計文件中可能的錯誤信息，以供設(shè)計者排除，然后產(chǎn)生一個

21、結(jié)構(gòu)化的網(wǎng)表文件表達的電路原理計者排除，然后產(chǎn)生一個結(jié)構(gòu)化的網(wǎng)表文件表達的電路原理圖文件；圖文件；n啟動全程編譯：啟動全程編譯：選擇選擇Processing/Start Compilation,自動完成分析、排錯、綜合、自動完成分析、排錯、綜合、適配、匯編及時序分析的全過程。適配、匯編及時序分析的全過程。n編譯過程中，錯誤信息通過下方的信息欄指示（紅色字體）。編譯過程中，錯誤信息通過下方的信息欄指示（紅色字體）。雙擊此信息，可以定位到錯誤所在處，改正后在此進行編譯雙擊此信息，可以定位到錯誤所在處，改正后在此進行編譯直至排除所有錯誤；直至排除所有錯誤；n編譯成功后，會彈出編譯報告，顯示相關(guān)編譯信息。編譯成功后，會彈出編譯報告，顯示相關(guān)編譯信息。30n工程編譯完成后，設(shè)計結(jié)果是否滿足設(shè)計要求，工程編譯完成后，設(shè)計結(jié)果是否滿足設(shè)計要求，可以通過時序仿真來分析；可以通過時序仿真來分析；n時序仿真主要包含如下的設(shè)置步驟：時序仿真主要包含如下的設(shè)置步驟：打開波形編輯器；打開波形編輯器；設(shè)置仿真時間區(qū)域；設(shè)置仿真時間區(qū)域；波形文件存盤；波形文件存盤；將端口節(jié)點信號選入波形編輯器中；將端口節(jié)點信號選入波形編輯器中；編輯輸入波形（輸入激勵信號）；編輯輸入波形（輸入激勵信號）；總線數(shù)據(jù)格式設(shè)置總線數(shù)據(jù)格式設(shè)