PCB設(shè)計與接地方法

1、PCB設(shè)計與接地方法1. 整體考慮2. 音頻考慮3. 噪聲考慮4. EMC考慮5. PCB走線的3-W法則6. PCB拐角走線個別論述：1. 整體考慮1.1 常用星點接地（一點接地）方法優(yōu)點：不會產(chǎn)生串聯(lián)相互干涉如果不能100%遵循，需要個別小心考慮當(dāng)中如何選擇星點？有2個板本：第一板本-電源濾波大電容為星點1.2 調(diào)諧器（RF）接地及小信號接地調(diào)諧器RF前端及它的屏蔽殼必須接機殼為地線，低信號接地可以調(diào)諧器地線分支出1.3 MCU及KB接地MCU及KB可共同接地,該接地點經(jīng)由窄小引線接上主地或機殼1.4 伺服PCB接地方法四類接地分類，馬達(dá)驅(qū)動器/音頻/數(shù)字/RF電路接地方法.各自一塊單獨銅

2、箔為地，經(jīng)由窄小引線連通馬達(dá)地經(jīng)螺絲釘收緊機芯.接主板地1.5 信號輸送方法信號線及信號地線同時并行輸送可以減小噪音2. 音頻考慮信號電流產(chǎn)生磁場，電源線有許多噪音信號及噪音大電流產(chǎn)生的噪音電磁場，清楚信號電流方向及它的大小強度，將信號電流電路面積減小，可以減小電感耦合.相應(yīng)的電源線的地線應(yīng)平行分布（并行的或并列的）以使回路面積最小化進而降低回路阻抗小信號線路走線應(yīng)該不許接近數(shù)字電路或噪音信號，可加屏蔽在PCB板相鄰層上的信號線應(yīng)相互垂直（成90o）,這樣能使用音最小化3. 噪聲考慮電源在PCB的入口點應(yīng)被去耦。電源應(yīng)位于PCB的電源入口點，并盡快靠近大電流電路（功放IC）。使導(dǎo)線間面積最小化

3、進而使電感最小化）。當(dāng)將排線附于PCB上時，可能的話要提供多路接地回路以使回路面積最小化。OOOOOOOOOOOGiiHLiiblSiuulCtilieulSi般如分散地線的運用VCC（干凈電源）線路和信號線絕不能與未過濾的（不干凈的）傳送電池、點火、高電流或快速轉(zhuǎn)換信號的線路平行。通常將信號線和相關(guān)的接地回路放得越近越好以使電流回路面積最小化（見圖）。小信號或外圍電路應(yīng)離I/O連接器越近越好，并遠(yuǎn)離高速數(shù)字電路、高電流電路或未過濾的電源電路。4. EMC考慮每個數(shù)字IC電源腳上增加高頻、低電感的陶瓷電容應(yīng)用于退耦。0.1F的電容用于高達(dá)15MHz的IC上,0.01口的用于大于15MHz的IC

4、上。電池或點火裝置的RF退耦元件應(yīng)放在PCB的電源入口處（靠近I/O連接器）。振蕩器和MCU應(yīng)遠(yuǎn)離I/O連接器或調(diào)諧器，并盡量靠近它們的芯片，最好還是在PCB的同面上，以保持回路面積的最小化應(yīng)在RF電路加上RF退耦電容.對低頻信號（低于10MHz）的屏蔽應(yīng)只在源極上終端及接地，這樣能防止不需要的接地回路。而對高于10MHz的信號的屏蔽應(yīng)在兩極上終端及接地（見圖）。Shield局頻信號屏敝/終端5. PCB布線的3-W法則在PCB走線中，我們應(yīng)該遵循走線的3-W法則。在PCB上走線之間會產(chǎn)生串?dāng)_現(xiàn)象，這種串?dāng)_不僅僅會在時鐘信號和其周圍信號之間產(chǎn)生，也會發(fā)生在其他的關(guān)鍵信號上，數(shù)據(jù)、地址、控制和輸

5、入輸出信號線等，都可能會串?dāng)_和耦合影響。為了解決這些信號的串?dāng)_，我們可以從PCB走線上采取一此措施，那就是我們走線時應(yīng)該按照走線的3-W法則。使用3-W法則可以降低信號走線之間的耦合現(xiàn)象。3-W法則就是讓所有信號（時鐘、音頻、視頻、復(fù)位、數(shù)據(jù)、地址等關(guān)鍵信號）的分隔距離滿足：走線邊沿之間的距離應(yīng)該大于或等于2倍的走線寬度即走線中心之間的距離為走線寬度的3倍。例如時鐘線寬為8mils,則時鐘走線邊沿與其他走線邊沿之間的距離應(yīng)該為16milso圖1描述了走線的3W法則，其中走線間是沒有過孔。如果走線間有過孔，則參考圖2所示3-W法則。WW>2W頂視圖相鄰的信號走線>2W信號走線>

6、2W相鄰的信號走線圖1走線的3-W法則注意：對于靠近板邊邊沿的走線，板邊沿到走線邊沿的距離應(yīng)該大于3W.3-W法則可以用于各種走線情況，并不僅僅是對時鐘信號或高頻的周期信號。如果在I/O區(qū)域沒有地參考平面，那么差分走線對沒有鏡象平面，此時就可以使用3-W法則進行布線。通常，差分對走線的兩信號走線之間的距離應(yīng)該為W,而差分走線與其他走線之間的距離要滿足3-W法則，即與其他走線的之間的距離最小應(yīng)為3W,如圖3所示。對于差分對走線，電源平面的噪聲和其他信號耦合到差分對走線中，如果差分對的彳t號線之間的距離太大（大于3W）,而與其他信號線之間距離又太小的話（小于3W）,那么可能會破壞數(shù)據(jù)的傳輸。圖3:差分走線對的3-W法則6:PCB拐角走線信號線的阻抗突然變化會產(chǎn)生不連續(xù)，因而會產(chǎn)生反射，所以在PCB走線中要避免這種阻抗不連續(xù)的情況發(fā)生。特別是當(dāng)設(shè)計高速信號PCB時，特別是信號的上升時間為ns（微秒）級時，要特別注意走線的拐角處理。當(dāng)走線出現(xiàn)直角的拐角，在拐角處走線的寬度和截面積增加，所以會產(chǎn)生額外的寄生電容，因此阻抗會減少，因此就產(chǎn)生走線阻抗的不連續(xù)。在這種直角拐角情況下，可以在拐角處使用兩個45?；驁A角來實現(xiàn)直角拐角，這樣的話走線的線寬各截面積