數(shù)字電路復(fù)習(xí)輔導(dǎo)

1、數(shù)字電路復(fù)習(xí)輔導(dǎo)一、填空題1 .（11011）2=（）102 .8421BCD碼的1000相當(dāng)于十進(jìn)制的數(shù)值。3 .格雷碼特點(diǎn)是任意兩個(gè)相鄰的代碼中有位二進(jìn)制數(shù)位不同。4 .邏輯函數(shù)的反演規(guī)則指出，對于任意一個(gè)函數(shù)F,如果將式中所有的互換，互換，互換，就得到尸的反函數(shù)5 .二極管的單向?qū)щ娦允峭饧诱螂妷簳r(shí),外加反向電壓時(shí)。6 .晶體三極管作開關(guān)應(yīng)用時(shí)一般工作在輸出特性曲線的區(qū)和區(qū)。7 .TTL三態(tài)門的輸出有三種狀態(tài)：高電平、低電平和狀態(tài)。8 .集電極開路門的英文縮寫為門，工作時(shí)必須外加和。9 .一個(gè)2線一4線譯碼器，其輸入端的數(shù)目與輸出端數(shù)目相比較，后者較。10 .輸出n位代碼的二進(jìn)制編碼器

2、，一般有個(gè)輸入信號(hào)端。11 .全加器是指能實(shí)現(xiàn)兩個(gè)加數(shù)和三數(shù)相加的算術(shù)運(yùn)算邏輯電路。12 .時(shí)序邏輯電路的輸出不僅與有關(guān)，而且與有關(guān).13 .與非門構(gòu)成的基本RS鎖存器的特征方程是,約束條件是。14 .時(shí)序邏輯電路中，按照觸發(fā)器的狀態(tài)是否同時(shí)學(xué)生變化可分為一和o15 .JK觸發(fā)器當(dāng)1/=K=時(shí)，觸發(fā)器0=0%16 .用555定時(shí)器構(gòu)成的多諧振蕩器，若充放電回路中有電阻、電容，則該多諧振蕩器形成的脈沖周期T。o17 .A/D轉(zhuǎn)換需要經(jīng)過、和四個(gè)步驟。18 .根據(jù)D/A轉(zhuǎn)換器分辨率計(jì)算方法，4位D/A轉(zhuǎn)換器的分辨率為。19 .DAC的轉(zhuǎn)換精度包括和。20 .為使采樣輸出信號(hào)不失真地代表輸入模擬信號(hào)

3、，采樣頻率工和輸入模擬信號(hào)的最高頻率/max的關(guān)系是fs22fimax。21 .在A/D轉(zhuǎn)換時(shí)，將一個(gè)時(shí)間上連續(xù)變化的模擬量轉(zhuǎn)換為時(shí)間上離散的模擬量的過程稱22 .在A/D轉(zhuǎn)換中，用二進(jìn)制碼表示指定離散電平的過程稱為.二、選擇題1 .十進(jìn)制數(shù)85轉(zhuǎn)換為二進(jìn)制數(shù)為（）A.1001011B.1010011C.1100101D.10101012 .二進(jìn)制數(shù)11011轉(zhuǎn)換為十進(jìn)制數(shù)為（）A.32B.27C.64D.1284 .8421BCD碼110011.001表示十進(jìn)制為（）A.33.2B.51.0125C.63.2D.51.25 .在下列一組數(shù)中，與（111001U相等的數(shù)是（）A.（34）I6B

4、.（65）8C.（57）106 .下列數(shù)碼均代表十進(jìn)制數(shù)6,其中按余3碼編碼的是（）A.0110：B.1100；C.10017 .“異或”邏輯與以下哪種邏輯是非的關(guān)系（）A.“與”邏輯B.“或”邏輯C.“同或”邏輯8 .耳=b1+5c與乙+兩函數(shù)的關(guān)系為（A.相同B.對偶C.反函數(shù)9 .n個(gè)變量，有多少個(gè)最小項(xiàng)（）A.2"B.2nC.n10 .利用三極管的截止?fàn)顟B(tài)和什么狀態(tài)實(shí)現(xiàn)開關(guān)電路的斷開和接通（）A.放大狀態(tài)B.擊穿狀態(tài)C.飽和狀態(tài)D.導(dǎo)通狀態(tài)11 .TTL門電路是采用以下什么設(shè)計(jì)的門電路（）A.雙極型三極管B.單極型M0S管C.二極管D.三態(tài)門14 .邏輯電路的分析任務(wù)是（）A

5、.給定功能，通過一定的步驟設(shè)計(jì)出電路B.研究電路的可靠性C.研究電路如何提高速度D.給定電路，通過一定的步驟說明電路的功能15 .組合邏輯電路不含有（）A.記憶能力的器件B.門電路和觸發(fā)器C.門電路D.運(yùn)算器16 .常用的一種3-8線譯碼器是（）A.74148B.74138C.7448D.7415117 .74138是（）A.時(shí)序邏輯器件B.組合邏輯器件C.定時(shí)器件D.整形器件18 .共陽型七段數(shù)碼管各段點(diǎn)亮需要（）A.高電平B.接電源C.低電平D.接公共端19 .由門電路組成的全加器是（）A.時(shí)序邏輯器件B.組合邏輯器件C.脈沖邏輯器件D.以上答案都不正確20 .TTL門電路的工作電源一般是

6、（）A.25vB.+5VC.3V18V22.輸入100Hz脈沖信號(hào)，要獲得10Hz的輸出脈沖信號(hào)需要用多少進(jìn)制計(jì)數(shù)器實(shí)現(xiàn)（）A.100進(jìn)制B.10進(jìn)制C.50進(jìn)制D.5進(jìn)制23 .時(shí)序邏輯電路設(shè)計(jì)的任務(wù)是（）A.給定功能，通過一定的步驟設(shè)計(jì)出時(shí)序電路B.研究電路的可靠性C.研究電路如何提高速度D.給定電路，通過一定的步驟說明電路的功能24 .計(jì)數(shù)器是（）A.時(shí)序邏輯器件B.組合邏輯器件C.定時(shí)器件D.整形器件25 .以下何種電路具有記憶能力（）A.門電路B.組合邏輯電路C.時(shí)序邏輯電路D.多諧振蕩電路26 .時(shí)序邏輯電路一般可以分兩類，即（）A.組合邏輯電路和時(shí)序邏輯電路B.門電路和觸發(fā)器C.

7、同步型和異步型D.模擬電路和數(shù)字電路28 .時(shí)序邏輯電路通常由門電路和（）組成。A.存儲(chǔ)電路B.寄存器C.譯碼器29 .利用定時(shí)器555可以設(shè)計(jì)實(shí)現(xiàn)（）A.全加器B.多諧振蕩器C.寄存器D.譯碼器三、判斷題1.8421BCD碼是二1-進(jìn)制碼。（）30 與邏輯是至少一個(gè)條件具備事件就發(fā)生的邏輯。（）31 L等于A和B的異或，其表達(dá)式是L=A+B。（）32 “同或”邏輯功能是兩個(gè)輸入變量A、B相同時(shí)，輸出為1；A、B不同時(shí)，輸出為0。（）6.三態(tài)與非門的三個(gè)輸出狀態(tài)分別是高電平、低電平和接地狀態(tài)。（）7.0C門實(shí)現(xiàn)“線與”時(shí)必須要加上拉電阻。（）8.74LS是TTL低功耗肖特基系列產(chǎn)品。（）9 .

8、實(shí)現(xiàn)兩個(gè)一位二進(jìn)制相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為全加器。（）10 .實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)和低位進(jìn)位數(shù)相加產(chǎn)生和數(shù)及進(jìn)位數(shù)的電路稱為半加器。（）11 .譯碼器的輸入端是特定的輸入信號(hào)，輸出端是二進(jìn)制代碼。（）13 .基本RS觸發(fā)器具有“不定”問題。（）14 .JK觸發(fā)器有保持功能，但無翻轉(zhuǎn)功能。（）15 .邏輯器件74161是集成寄存器。（）16 .計(jì)數(shù)器不能作為分頻器。（）17 .對于TTL門電路來說，如果輸入端懸空即代表輸入低電平。（）18 .ADC是將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的轉(zhuǎn)換電路。（）19 .集成D/A轉(zhuǎn)換器中，集成度是描述其性能參數(shù)的重要指標(biāo)之一.（）20 .D/A轉(zhuǎn)換器的位數(shù)越多，

9、轉(zhuǎn)換精度越高。（）21 .雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強(qiáng)，因此常用于數(shù)字式儀表中。（）22 .某CD音樂的頻率范圍是0.0220.0KHz,A/D轉(zhuǎn)換進(jìn)行采樣時(shí)，則采樣頻率可選擇23 .7KHZ。（）四、分析、設(shè)計(jì)、化簡題（-）將下列邏輯函數(shù)化簡成最簡與或表達(dá)式。（1） F,=AB+ABD+AD+AF2（A,B,C,D）=2,（0,1,4,5,7,8,13,15）（2） F,=ABC+AC+B+CF2（A,B,C,D）=（0,2,5,7,8,10,13,15）（二）SSI邏輯電路的分析1 .分析組合邏輯電路圖，寫出F的邏輯函數(shù)表達(dá)式。2 .分析下圖，試寫出F的表達(dá)式，并說明邏輯

10、電路的功能。（三）譯碼器的應(yīng)用1.試用74LS138和門電路實(shí)現(xiàn)邏輯函數(shù)F=AB+AC+BC譯碼器的示意圖和功能表達(dá)式如下：選通時(shí)，5|=1,52=53=0；輸出低電平有效。IIIIIIII匕,匕匕匕匕匕匕，巴74LS138A2AiAocQd2.下圖為3線-8線譯碼器74LS138的方框圖。圖中三個(gè)允許端$=1、心=禮=0時(shí)，譯碼器才能正常譯碼；輸入端的輸入代碼順序?yàn)锳zAAo;輸出端丫。丫7輸出低電平有效。試用此二進(jìn)制譯碼器和與非門實(shí)現(xiàn)函數(shù)Y=ABC+A（B+C）,要求畫出連線圖。74LSI38AiA|A（）（四）觸發(fā)器的應(yīng)用1.觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、A的波形，對應(yīng)畫出輸出端

11、。的波形,并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。TLTLnTLTLnr-2.觸發(fā)器電路如下圖所示，試根據(jù)圖中CP、。的波形，對應(yīng)畫出輸出端。的波形,并寫出Q的狀態(tài)方程。設(shè)觸發(fā)器的初始狀態(tài)均為0。1D>C1TLTLnTLTL（五）計(jì)數(shù)器的應(yīng)用1.已知74LS161是同步四位二進(jìn)制加法計(jì)數(shù)器，計(jì)數(shù)器功能見下表，試用置數(shù)法構(gòu)成七進(jìn)制加法計(jì)數(shù)器，要求寫出LD的表達(dá)式：畫出連線圖。CPCR說CTtCTp工作狀態(tài)X0XXX清零t10XX預(yù)置數(shù)X1101保持（包括C狀態(tài)）X11X0保持(C=0)t1111計(jì)數(shù)74LS161的功能表QoQiQ2Q31RdLDCP74LS161OcCTtCTpDoDiD2D32.已知74LSI61是同步四位二進(jìn)制加法計(jì)數(shù)器，其功能表如表所示。試分析圖電路為幾進(jìn)制計(jì)數(shù)器，要求（1）寫出LD的表達(dá)式；（2）指出進(jìn)制數(shù)；（3）畫出狀態(tài)轉(zhuǎn)換圖。CPCRLDCTtCTp工