第03章組合電路的分析與設(shè)計(jì)

1、n第三章第三章 組合電路的分析和設(shè)計(jì)組合電路的分析和設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì)北京郵電大學(xué)北京郵電大學(xué) 信息與通信信息與通信工程學(xué)院工程學(xué)院 孫文生孫文生郵箱： QQ：1552354585辦公：教三樓 605-1教學(xué)資源教學(xué)資源nQQ群群n課程群：課程群：3643 7175 (千人群千人群)加入請(qǐng)注明：課程名加入請(qǐng)注明：課程名 班級(jí)等信息班級(jí)等信息n微信公眾平臺(tái)微信公眾平臺(tái)n查找公眾號(hào)：模電數(shù)查找公眾號(hào)：模電數(shù)電電可通過該平臺(tái)隨時(shí)查詢本周作業(yè)?？赏ㄟ^該平臺(tái)隨時(shí)查詢本周作業(yè)。公眾平臺(tái)二維碼3.1 組合邏輯電路的特點(diǎn)組合邏輯電路的特點(diǎn)組合邏輯組合邏輯電電 路路X1X2XmF1F2Fn

2、輸入：輸入：X1, X2 , , Xm輸出：輸出：F1, F2 , , Fn)X,.,X,(X)X,.,X,(X )X,.,X,(Xm21nm2122m2111nfFfFfF邏輯關(guān)系：邏輯關(guān)系：組合邏輯電路組合邏輯電路: 輸出跟隨輸入的變化。輸出跟隨輸入的變化。 組合電路的特點(diǎn)組合電路的特點(diǎn): 電路中不包含記憶元件電路中不包含記憶元件. 輸出無反饋到輸入的回路輸出無反饋到輸入的回路. 任意時(shí)刻任意時(shí)刻, 輸出僅取決于當(dāng)時(shí)輸出僅取決于當(dāng)時(shí)的輸入的輸入. 時(shí)序邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路: 輸出由當(dāng)前輸入和歷史輸入決定。輸出由當(dāng)前輸入和歷史輸入決定。組合邏輯組合邏輯電電 路路X1X

3、mF1Fn記憶記憶元件元件3.2 組合邏輯電路的分析組合邏輯電路的分析n分析目的：分析目的：n找出輸出與輸入的邏輯關(guān)系找出輸出與輸入的邏輯關(guān)系,n確定電路所實(shí)現(xiàn)的邏輯功能確定電路所實(shí)現(xiàn)的邏輯功能.組合邏輯電路圖邏輯表達(dá)式實(shí)驗(yàn)分析函數(shù)化簡(jiǎn)真值表說明電路功能n從輸入級(jí)開始，逐級(jí)寫出門的邏輯表達(dá)式從輸入級(jí)開始，逐級(jí)寫出門的邏輯表達(dá)式n對(duì)表達(dá)式進(jìn)行化簡(jiǎn)對(duì)表達(dá)式進(jìn)行化簡(jiǎn)n列寫真值表列寫真值表n描述電路的邏輯功能描述電路的邏輯功能n分析方法：分析方法：例例1：試分析下圖所示邏輯電路的功能。：試分析下圖所示邏輯電路的功能。解：該電路為二級(jí)組合電路。解：該電路為二級(jí)組合電路。 組合電路的級(jí)數(shù)組合電路的級(jí)數(shù) 是

4、指輸入信號(hào)從輸入端到輸出端所經(jīng)歷的邏是指輸入信號(hào)從輸入端到輸出端所經(jīng)歷的邏輯門數(shù)的最大數(shù)目。輯門數(shù)的最大數(shù)目。(1) 寫出電路的邏輯表達(dá)式寫出電路的邏輯表達(dá)式BABA )BAB)(A ABBAF(2) 描述電路的邏輯功能描述電路的邏輯功能 該函數(shù)表達(dá)式比較簡(jiǎn)單，不用列真值表，由表達(dá)式該函數(shù)表達(dá)式比較簡(jiǎn)單，不用列真值表，由表達(dá)式可知此電路是一個(gè)異或電路。可知此電路是一個(gè)異或電路。 ABF A+BAB&11例例2：試分析下圖所示邏輯電路的功能。：試分析下圖所示邏輯電路的功能。(1) 寫出電路的邏輯表達(dá)式寫出電路的邏輯表達(dá)式(2) 列寫真值表列寫真值表ACBCAB ACBCAB FA B C

5、 F0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 1真值表真值表(3) 描述電路的邏輯功能描述電路的邏輯功能 因此，該電路為少數(shù)服從多數(shù)因此，該電路為少數(shù)服從多數(shù)電路，也稱多數(shù)表決電路。電路，也稱多數(shù)表決電路。多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出F為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 F為為0F1F2F3例例3：試分析下圖所示邏輯電路的功能。：試分析下圖所示邏輯電路的功能。圖圖3.2.3 混合邏輯電路混合邏輯電路 CBADD A CBD)(A CBD)(AFCBDCADBA CBDAC)(B CBDACBF21

6、(1) 寫出電路的邏輯表達(dá)式寫出電路的邏輯表達(dá)式(2) 列寫真值表列寫真值表(3) 描述電路的邏輯功能描述電路的邏輯功能CB CB DACB 例例4：試分析下圖所示邏輯電路的功能。：試分析下圖所示邏輯電路的功能。01012123233BBGBBGBBGBG(1) 寫出電路的邏輯表達(dá)式寫出電路的邏輯表達(dá)式(2) 列寫真值表列寫真值表例例4：試分析下圖所示邏輯電路的功能。：試分析下圖所示邏輯電路的功能。01012123233BBGBBGBBGBG(1) 寫出電路的邏輯表達(dá)式寫出電路的邏輯表達(dá)式(2) 列寫真值表列寫真值表(3) 描述電路的邏輯功能描述電路的邏輯功能二進(jìn)制碼二進(jìn)制碼格雷碼格雷碼 B3

7、B2B1B0 G3G2G1G0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0自然二進(jìn)制碼到格雷碼轉(zhuǎn)自然二進(jìn)制碼到格雷碼轉(zhuǎn)換電路。換電路

8、。二進(jìn)制碼至格雷碼的轉(zhuǎn)換二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換自然二進(jìn)制碼至格雷碼的轉(zhuǎn)換01012123233BBGBBGBBGBG推廣到一般，將推廣到一般，將n位自然二進(jìn)制碼轉(zhuǎn)換成位自然二進(jìn)制碼轉(zhuǎn)換成n位格雷碼：位格雷碼： Gn-1 = Bn-1 Gi = Bi+1 Bi （i = 0、1、2、 n-2）3.3 小規(guī)模組合電路的設(shè)計(jì)小規(guī)模組合電路的設(shè)計(jì) 設(shè)計(jì)目標(biāo)設(shè)計(jì)目標(biāo): 根據(jù)邏輯功能的要求根據(jù)邏輯功能的要求, 得到實(shí)現(xiàn)該功能的最優(yōu)得到實(shí)現(xiàn)該功能的最優(yōu)邏輯電路邏輯電路.實(shí) 際問 題邏輯表達(dá)式卡諾圖公式化簡(jiǎn)真值表最簡(jiǎn)表達(dá)式圖形化簡(jiǎn)邏輯電路圖根據(jù)題目要求化簡(jiǎn) 最優(yōu)標(biāo)準(zhǔn)最優(yōu)標(biāo)準(zhǔn): 小小

9、規(guī)規(guī) 模模 SSI 邏輯門數(shù)最少邏輯門數(shù)最少 中大規(guī)模中大規(guī)模 MSI 集成塊數(shù)最少集成塊數(shù)最少 速度最快速度最快, 性價(jià)比最高性價(jià)比最高等等 設(shè)計(jì)的步驟設(shè)計(jì)的步驟3.3.1 由設(shè)計(jì)要求列真值表由設(shè)計(jì)要求列真值表n根據(jù)具體問題確定根據(jù)具體問題確定n邏輯變量邏輯變量n邏輯函數(shù)邏輯函數(shù)n賦值原則賦值原則n作出真值表作出真值表 設(shè)計(jì)需求通常是用文字描述的具有一定因果關(guān)系的事件，設(shè)計(jì)需求通常是用文字描述的具有一定因果關(guān)系的事件，必須運(yùn)用邏輯抽象的方法抽象成一個(gè)邏輯問題。必須運(yùn)用邏輯抽象的方法抽象成一個(gè)邏輯問題。 將起因定為邏輯變量，將結(jié)果定為輸出函數(shù)；再進(jìn)行邏將起因定為邏輯變量，將結(jié)果定為輸出函數(shù)；再

10、進(jìn)行邏輯賦值，規(guī)定輯賦值，規(guī)定0、1分別表示的意義，最后做出真值表。分別表示的意義，最后做出真值表。3.3.1 由設(shè)計(jì)要求列真值表由設(shè)計(jì)要求列真值表例例: 設(shè)計(jì)一個(gè)汽車安全告警系統(tǒng)。設(shè)計(jì)一個(gè)汽車安全告警系統(tǒng)。 當(dāng)駕駛員在車門沒有關(guān)好，或當(dāng)駕駛員在車門沒有關(guān)好，或沒有系安全帶的情況下啟動(dòng)汽車時(shí)沒有系安全帶的情況下啟動(dòng)汽車時(shí),該系統(tǒng)發(fā)出告警。該系統(tǒng)發(fā)出告警。解：解：(1) 由題意確定邏輯變量由題意確定邏輯變量根據(jù)題意，該題的邏輯變量為：根據(jù)題意，該題的邏輯變量為： 啟動(dòng)開關(guān)啟動(dòng)開關(guān) 以變量以變量A表示表示 車門開關(guān)車門開關(guān) 以變量以變量B表示表示 系安全帶系安全帶 以變量以變量C表示表示邏輯函數(shù)邏

11、輯函數(shù) 告警輸出信號(hào)告警輸出信號(hào) 以變量以變量F表示表示3.3.1 由設(shè)計(jì)要求列真值表由設(shè)計(jì)要求列真值表解：解：(1) 由題意確定邏輯變量由題意確定邏輯變量根據(jù)題意，該題的邏輯變量為：根據(jù)題意，該題的邏輯變量為： 啟動(dòng)開關(guān)啟動(dòng)開關(guān) 以變量以變量A表示表示 車門開關(guān)車門開關(guān) 以變量以變量B表示表示 系安全帶系安全帶 以變量以變量C表示表示邏輯函數(shù)邏輯函數(shù) 告警輸出信號(hào)告警輸出信號(hào) 以變量以變量F表示表示(2) 對(duì)邏輯變量賦值對(duì)邏輯變量賦值A(chǔ) = 1 啟動(dòng)開關(guān)在啟動(dòng)位置啟動(dòng)開關(guān)在啟動(dòng)位置B = 1 車門已關(guān)車門已關(guān)C = 1 系好安全帶系好安全帶F = 1 產(chǎn)生告警產(chǎn)生告警(3) 列寫真值表列寫真

12、值表輸輸 入入A B C輸輸 出出F0 0 000 0 100 1 000 1 101 0 011 0 111 1 011 1 103.3.1 由設(shè)計(jì)要求列真值表由設(shè)計(jì)要求列真值表例例: 有四臺(tái)設(shè)備有四臺(tái)設(shè)備,每臺(tái)功率為每臺(tái)功率為10 kW, 發(fā)電機(jī)發(fā)電機(jī)F1的功率的功率 為為10 kW, F2的功率為的功率為20 kW, 四臺(tái)設(shè)備不可能同四臺(tái)設(shè)備不可能同 時(shí)工作時(shí)工作, 但至少有一臺(tái)工作但至少有一臺(tái)工作, 要求要求: 設(shè)計(jì)一個(gè)供電設(shè)計(jì)一個(gè)供電 控制電路控制電路, 以達(dá)到節(jié)能的目的以達(dá)到節(jié)能的目的. 解解: (1) 根據(jù)題意作真值表根據(jù)題意作真值表 四臺(tái)設(shè)備標(biāo)識(shí)為四臺(tái)設(shè)備標(biāo)識(shí)為A、B、C、D,

13、 其值為其值為1表示設(shè)備工作，表示設(shè)備工作，F(xiàn)1 = 1, 發(fā)電機(jī)發(fā)電機(jī)F1工作工作F2 = 1, 發(fā)電機(jī)發(fā)電機(jī)F2工作工作0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 11010011001011 00101110111111 A B C D F1 F2真真 值值 表表3.3.2 邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)1. 兩級(jí)與非門電路的實(shí)現(xiàn)兩級(jí)與非門電路的實(shí)現(xiàn)求出函數(shù)的最簡(jiǎn)與或式求出函數(shù)的最簡(jiǎn)與或式;對(duì)函數(shù)兩

14、次取反，再運(yùn)用反演率對(duì)函數(shù)兩次取反，再運(yùn)用反演率, 變成與非變成與非-與非式；與非式； 若輸入信號(hào)源能提供原變量和反變量若輸入信號(hào)源能提供原變量和反變量(雙軌輸入雙軌輸入)，僅，僅需兩級(jí)邏輯門電路即可實(shí)現(xiàn)。需兩級(jí)邏輯門電路即可實(shí)現(xiàn)。MNCDAB MNCDAB MNCDABF兩級(jí)與非門電路兩級(jí)與非門電路3.3.2 邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)例：試用兩級(jí)與非門實(shí)現(xiàn)函數(shù)例：試用兩級(jí)與非門實(shí)現(xiàn)函數(shù) F(A,B,C,D)=m(0,1,4,5,8,9,10,11,14,15 )解：解：0001111000011110 1 1 1 1 1 1 1 1 1 1 CDABF(1) 作函數(shù)的卡諾圖作

15、函數(shù)的卡諾圖 BAACC A BAACC A BAACC AF(2) 求最簡(jiǎn)與或式，并變換求最簡(jiǎn)與或式，并變換(3) 畫出邏輯圖畫出邏輯圖3.3.2 邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)2. 兩級(jí)或非門電路的實(shí)現(xiàn)兩級(jí)或非門電路的實(shí)現(xiàn)求出函數(shù)的最簡(jiǎn)或與式求出函數(shù)的最簡(jiǎn)或與式;對(duì)函數(shù)兩次取反，再運(yùn)用反演率，變成或非對(duì)函數(shù)兩次取反，再運(yùn)用反演率，變成或非-或或非式；非式；NMDCBA N)D)(MB)(C(A N)D)(MB)(C(AF兩級(jí)或非門電路兩級(jí)或非門電路3.3.2 邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)邏輯函數(shù)的兩級(jí)門實(shí)現(xiàn)例：試用兩級(jí)或非門實(shí)現(xiàn)函數(shù)例：試用兩級(jí)或非門實(shí)現(xiàn)函數(shù) F(A,B,C,D)=m(0

16、,1,4,5,8,9,10,11,14,15 )解：解：0001111000011110 1 1 1 1 1 1 1 1 1 1 CDABF(1) 作函數(shù)的卡諾圖作函數(shù)的卡諾圖 C)BA()C (A C)BA)(C (A C)BA)(C (AF(2) 求最簡(jiǎn)或與式，并變換求最簡(jiǎn)或與式，并變換(3) 畫出邏輯圖畫出邏輯圖組合電路設(shè)計(jì)中的一些實(shí)際問題組合電路設(shè)計(jì)中的一些實(shí)際問題n輸入變量的形式輸入變量的形式n雙軌輸入：信號(hào)源既提供原變量又提雙軌輸入：信號(hào)源既提供原變量又提供反變量供反變量n單軌輸入：信號(hào)源僅提供原變量單軌輸入：信號(hào)源僅提供原變量n單輸出單輸出/多輸出函數(shù)多輸出函數(shù)n電路的整體性能最

17、優(yōu)電路的整體性能最優(yōu)n邏輯門及輸入端數(shù)的限制邏輯門及輸入端數(shù)的限制n采用采用SSI芯片時(shí)的設(shè)計(jì)芯片時(shí)的設(shè)計(jì)n信號(hào)傳輸時(shí)間的要求信號(hào)傳輸時(shí)間的要求n對(duì)門電路級(jí)數(shù)的要求對(duì)門電路級(jí)數(shù)的要求兩級(jí)與非門電路兩級(jí)與非門電路3.3.3 邏輯函數(shù)的三級(jí)門實(shí)現(xiàn)邏輯函數(shù)的三級(jí)門實(shí)現(xiàn) n輸入信號(hào)源不提供反變量輸入信號(hào)源不提供反變量n用反相器產(chǎn)生所需的反變量用反相器產(chǎn)生所需的反變量n采用阻塞法設(shè)計(jì)電路采用阻塞法設(shè)計(jì)電路加非門的三級(jí)門電路加非門的三級(jí)門電路 阻塞邏輯阻塞邏輯CABA )CBA(A mAF7CAB0100011110 0 0 1 1 0 0 1 01. 阻塞邏輯阻塞邏輯0001111000011110 C

18、DAB1 重心重心 0 重心重心 n凡是包含凡是包含1重心的圈對(duì)應(yīng)的乘積項(xiàng)都用原變量標(biāo)注重心的圈對(duì)應(yīng)的乘積項(xiàng)都用原變量標(biāo)注;n凡是包含凡是包含0重心的圈對(duì)應(yīng)的乘積項(xiàng)都用反變量標(biāo)注重心的圈對(duì)應(yīng)的乘積項(xiàng)都用反變量標(biāo)注;n兩個(gè)重心都不包含的圈兩個(gè)重心都不包含的圈, 其標(biāo)注既有原變量其標(biāo)注既有原變量, 又有反變量又有反變量;n兩個(gè)重心都包含的圈只有一個(gè)兩個(gè)重心都包含的圈只有一個(gè).兩個(gè)特殊方格兩個(gè)特殊方格:全全1格格 1重心重心全全0格格 0重心重心卡諾圖中乘積項(xiàng)與圈畫的關(guān)系:當(dāng)需要用原變量標(biāo)注時(shí)，在化簡(jiǎn)時(shí)應(yīng)圍繞當(dāng)需要用原變量標(biāo)注時(shí)，在化簡(jiǎn)時(shí)應(yīng)圍繞1重心來圈。重心來圈。積項(xiàng)的阻塞邏輯積項(xiàng)的阻塞邏輯721

19、mAFFFCABA)CBA(AABCAmAF7阻塞邏輯阻塞邏輯: 乘積項(xiàng)可以用被扣除的最小項(xiàng)的反乘之，使積項(xiàng)受其乘積項(xiàng)可以用被扣除的最小項(xiàng)的反乘之，使積項(xiàng)受其控制，其邏輯關(guān)系保持不變?？刂?，其邏輯關(guān)系保持不變。CAB0100011110 0 0 1 1 0 0 1 0FCAB0100011110 0 0 1 1 0 0 1 1AF1CAB0100011110 1 11 1 1 1 1 0772mMF積項(xiàng)的阻塞邏輯阻塞圈的擴(kuò)大積項(xiàng)的阻塞邏輯阻塞圈的擴(kuò)大CAB0100011110 0 0 1 1 0 0 1 0CAB0100011110 0 0 1 1 0 0 1 1CAB0100011110 1

20、 11 1 1 0 1 0 FAF1BCF2BCAFFF21注注: 為使阻塞圈所代表的積項(xiàng)中各變量不再具有非的形式，為使阻塞圈所代表的積項(xiàng)中各變量不再具有非的形式， 阻塞圈也應(yīng)該圍繞阻塞圈也應(yīng)該圍繞1重心來圈。重心來圈。CABA2. 用阻塞邏輯設(shè)計(jì)三級(jí)與非電路用阻塞邏輯設(shè)計(jì)三級(jí)與非電路例例: 用三級(jí)與非門實(shí)現(xiàn)用三級(jí)與非門實(shí)現(xiàn) F(A,B,C,D) = m(1,5,7,8,9)0001111000011110 1 1 1 1 1 CDAB解解: 將函數(shù)填入卡諾圖將函數(shù)填入卡諾圖C BABDADC A C BABDADC A C BABDADC AF未采用阻塞法：未采用阻塞法：采用阻塞法化簡(jiǎn)邏輯函

21、數(shù)采用阻塞法化簡(jiǎn)邏輯函數(shù)ABCDABBDABCA ABBDABCDABCAF用阻塞邏輯設(shè)計(jì)三級(jí)與非電路用阻塞邏輯設(shè)計(jì)三級(jí)與非電路未采用阻塞法設(shè)計(jì)的電路未采用阻塞法設(shè)計(jì)的電路采用阻塞法設(shè)計(jì)的電路采用阻塞法設(shè)計(jì)的電路C BABDADC AFABBDABCDABCAF用阻塞邏輯設(shè)計(jì)三級(jí)與非電路用阻塞邏輯設(shè)計(jì)三級(jí)與非電路例例: 用三級(jí)與非門實(shí)現(xiàn)用三級(jí)與非門實(shí)現(xiàn) F(A,B,C,D) = m(0,1,2,4,5,9,10,11,13,14)解解: 將函數(shù)填入卡諾圖將函數(shù)填入卡諾圖采用阻塞法化簡(jiǎn)邏輯函數(shù)采用阻塞法化簡(jiǎn)邏輯函數(shù)CDAC BCAD BCCDA CDACBCADBCCDAF10001111000

22、011110 1 1 1 1 1 CDAB 1 1 1 1 1用阻塞邏輯設(shè)計(jì)三級(jí)與非電路用阻塞邏輯設(shè)計(jì)三級(jí)與非電路【應(yīng)求】例例: 輸入只有原變量，用最少的三級(jí)與非門實(shí)現(xiàn)下列函數(shù)輸入只有原變量，用最少的三級(jí)與非門實(shí)現(xiàn)下列函數(shù)解解: 采用阻塞法，此題的特點(diǎn)是采用阻塞法，此題的特點(diǎn)是0重心為重心為1，包含它的圈只能是最大圈。，包含它的圈只能是最大圈。CDAC BCAD BCCDACDACBCADBCCDAF10001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1)15,12, 8 , 7 , 6 , 3(),(MDCBAF0001111000011110 1 1 1 1

23、1 CDAB 1 1 1 1 1BCCDA1BCAD 0001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1CDAC 3. 用阻塞邏輯設(shè)計(jì)三級(jí)或非電路用阻塞邏輯設(shè)計(jì)三級(jí)或非電路0001111000011110 1 0 0 1 1 1 1 1 1 1 1 11 1 1CDAB 0FDCBADCFFF)(21和項(xiàng)阻塞邏輯和項(xiàng)阻塞邏輯: 和項(xiàng)可以加上被扣除的最大項(xiàng)之反和項(xiàng)可以加上被扣除的最大項(xiàng)之反,使和項(xiàng)受其控制使和項(xiàng)受其控制.注注: 為使阻塞圈所代表的和項(xiàng)中各變量不再具有非的形式，阻塞為使阻塞圈所代表的和項(xiàng)中各變量不再具有非的形式，阻塞 圈也應(yīng)該圍繞圈也應(yīng)該圍繞0重心來

24、圈。重心來圈。 0001111000011110 0 0 0 1 1 1 1 1 1 1 1 11 1 1CDAB 00001111000011110 1 0 0 0 0 0 0 0 0 0 0 00 0 0CDAB 0DCF1DCBAF2用阻塞邏輯設(shè)計(jì)三級(jí)或非電路用阻塞邏輯設(shè)計(jì)三級(jí)或非電路例例: 用三級(jí)或非門實(shí)現(xiàn)用三級(jí)或非門實(shí)現(xiàn) F(A,B,C,D) = m(0, 2, 4, 7, 8, 10, 12, 14, 15)解解: (1) 將函數(shù)填入卡諾圖將函數(shù)填入卡諾圖(2) 采用阻塞法化簡(jiǎn)邏輯函數(shù)采用阻塞法化簡(jiǎn)邏輯函數(shù)DCDBDADBBDCC DCDBDADBBDCCF)()(00011110

25、00011110 1 1 1 1 1 1 1 1CDAB 1用阻塞邏輯設(shè)計(jì)三級(jí)或非電路例例: 用三級(jí)或非門實(shí)現(xiàn)用三級(jí)或非門實(shí)現(xiàn) F(A,B,C,D) = m(0, 2, 4, 7, 8, 10, 12, 14, 15)解解: (3) 畫出邏輯電路圖畫出邏輯電路圖3.3.4 組合電路實(shí)際設(shè)計(jì)中的幾個(gè)問題組合電路實(shí)際設(shè)計(jì)中的幾個(gè)問題n輸入變量的形式輸入變量的形式n雙軌輸入：信號(hào)源雙軌輸入：信號(hào)源 提供提供 原變量、反原變量、反變量變量n單軌輸入：信號(hào)源單軌輸入：信號(hào)源 僅提供僅提供 原變量原變量n單輸出單輸出/多輸出函數(shù)多輸出函數(shù)n電路的整體性能最優(yōu)電路的整體性能最優(yōu)n多輸出電路：多輸出電路：n編

26、碼器、譯碼器、全加器編碼器、譯碼器、全加器n特點(diǎn)：在一種輸入組合下特點(diǎn)：在一種輸入組合下, 有一組函有一組函數(shù)輸出數(shù)輸出多輸出函數(shù)的設(shè)計(jì)多輸出函數(shù)的設(shè)計(jì)以單輸出函數(shù)設(shè)計(jì)為基礎(chǔ)，但考慮整體性能最優(yōu)。以單輸出函數(shù)設(shè)計(jì)為基礎(chǔ)，但考慮整體性能最優(yōu)。(1) 分別對(duì)每個(gè)函數(shù)進(jìn)行簡(jiǎn)化分別對(duì)每個(gè)函數(shù)進(jìn)行簡(jiǎn)化, 找出公共圈找出公共圈;(2) 改變?cè)Ψǜ淖冊(cè)Ψ? 以求更多公共圈以求更多公共圈;(3) 寫出多輸出函數(shù)表達(dá)式寫出多輸出函數(shù)表達(dá)式, 繪制邏輯電路圖繪制邏輯電路圖.局部最優(yōu)局部最優(yōu)局部最優(yōu)多輸出函數(shù)局部?jī)?yōu)化局部?jī)?yōu)化局部?jī)?yōu)化整體最優(yōu)多輸出函數(shù)的設(shè)計(jì)實(shí)例多輸出函數(shù)的設(shè)計(jì)實(shí)例例例1: 用與非門實(shí)現(xiàn)下列多輸出

27、函數(shù)用與非門實(shí)現(xiàn)下列多輸出函數(shù) F1(A, B, C)=m(0, 2, 3) F2(A, B, C)=m(3, 6, 7) F3(A, B, C)=m(3, 4, 5, 6, 7)解解: (1) 邏輯函數(shù)填入卡諾圖邏輯函數(shù)填入卡諾圖 CAB0100011110 1 1 1 F1CAB0100011110 1 1 1F2CAB0100011110 1 1 1 1 1F3BCABCAFBCABBCABFBAC ABAC AF321(2) 化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù) (3) 畫出邏輯圖畫出邏輯圖 多輸出函數(shù)的設(shè)計(jì)實(shí)例多輸出函數(shù)的設(shè)計(jì)實(shí)例CAB0100011110 1 1 1 F1CAB01000111

28、10 1 1 1F2CAB0100011110 1 1 1 1 1F3BCAABCAAFBCAABBCAABFBCAC ABCAC AF321(2) 化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)邏輯函數(shù) 解解: (1) 邏輯函數(shù)填入卡諾圖邏輯函數(shù)填入卡諾圖 例例1: 用與非門實(shí)現(xiàn)下列多輸出函數(shù)用與非門實(shí)現(xiàn)下列多輸出函數(shù) F1(A, B, C)=m(0, 2, 3) F2(A, B, C)=m(3, 6, 7) F3(A, B, C)=m(3, 4, 5, 6, 7)多輸出函數(shù)的設(shè)計(jì)實(shí)例多輸出函數(shù)的設(shè)計(jì)實(shí)例(3) 畫出邏輯圖畫出邏輯圖 BCAABCAAFBCAABBCAABFBCAC ABCAC AF3213.3.4 組合

29、電路實(shí)際設(shè)計(jì)中的幾個(gè)問題組合電路實(shí)際設(shè)計(jì)中的幾個(gè)問題n輸入變量的形式輸入變量的形式n雙軌輸入：信號(hào)源既提供原變量雙軌輸入：信號(hào)源既提供原變量又提供反變量又提供反變量n單軌輸入：信號(hào)源僅提供原變量單軌輸入：信號(hào)源僅提供原變量n單輸出單輸出/多輸出函數(shù)多輸出函數(shù)n電路的整體性能最優(yōu)電路的整體性能最優(yōu)n邏輯門及輸入端數(shù)的限制邏輯門及輸入端數(shù)的限制n采用采用SSI芯片時(shí)的設(shè)計(jì)芯片時(shí)的設(shè)計(jì)采用采用SSI芯片時(shí)的設(shè)計(jì)芯片時(shí)的設(shè)計(jì)幾種幾種74LS系列器件系列器件 型號(hào)型號(hào) 器件名稱器件名稱74LS00 兩輸入端四與非門兩輸入端四與非門74LS01 兩輸入端四與非門兩輸入端四與非門(OC)74LS02 兩輸入

30、端四或非門兩輸入端四或非門74LS04 六非門六非門74LS10 三輸入端三與非門三輸入端三與非門74LS32 三輸入端三與非門三輸入端三與非門(OC)74LS386 兩輸入端四異或門兩輸入端四異或門 在電路設(shè)計(jì)時(shí)，實(shí)際使用的都是集成電路芯片，每種芯片在電路設(shè)計(jì)時(shí)，實(shí)際使用的都是集成電路芯片，每種芯片封裝固定數(shù)目的邏輯門，每個(gè)門輸入端數(shù)固定，在設(shè)計(jì)時(shí)還需封裝固定數(shù)目的邏輯門，每個(gè)門輸入端數(shù)固定，在設(shè)計(jì)時(shí)還需考慮這些限制?？紤]這些限制。采用采用SSI芯片時(shí)的設(shè)計(jì)芯片時(shí)的設(shè)計(jì)例例: 設(shè)輸入可提供原變量和反變量，試用設(shè)輸入可提供原變量和反變量，試用74LS00實(shí)現(xiàn)下列函數(shù)。實(shí)現(xiàn)下列函數(shù)。),m(A,

31、B,C,DF13121110987632)(0001111000011110 1 1 1 1 1 CDAB 1 1 1 1 1解解: 邏輯函數(shù)填入卡諾圖邏輯函數(shù)填入卡諾圖 CACABA CACABAFCABCACABCA CACABAFD CAC BABCA D CAC BABCAF1BDC BABCA BDC BABCAF2采用采用SSI芯片時(shí)的設(shè)計(jì)芯片時(shí)的設(shè)計(jì)例例: 設(shè)輸入可提供原變量和反變量，試用兩塊設(shè)輸入可提供原變量和反變量，試用兩塊74LS10實(shí)現(xiàn)下列函數(shù)。實(shí)現(xiàn)下列函數(shù)。)151398765()()129876()(21,mA,B,C,DF,mA,B,C,DF解解: 邏輯函數(shù)填入卡諾

32、圖邏輯函數(shù)填入卡諾圖 F1F20001111000011110 1 1 1 1 1 CDAB0001111000011110 1 1 1 1 1 1 1 CDAB指定門類型的設(shè)計(jì)指定門類型的設(shè)計(jì)與或式與或式或與式或與式與非與非- -與非式與非式或非或非- -或非式或非式與或式與或式或與式或與式與或式與或式 與或非式與或非式填入諾圖，圈填入諾圖，圈0 0求反函數(shù)最簡(jiǎn)與或求反函數(shù)最簡(jiǎn)與或式，再取反。式，再取反。指定門類型的設(shè)計(jì)指定門類型的設(shè)計(jì)解解: (1) 作出全減器的真值表作出全減器的真值表AiBiCi-1DiCi00001111001100110101010101101001011100011

33、1111111111111111iiiiiiiiiiiiiiiiiiiiBCCBA BCCBCBA ABCBCACBACBACCBA BACBAC ABB ACBABAC ABCC BACBACB AD(2) 寫函數(shù)式并變換寫函數(shù)式并變換例例 設(shè)輸入不提供反變量，試用一片設(shè)輸入不提供反變量，試用一片74LS00和一片和一片74LS386實(shí)現(xiàn)實(shí)現(xiàn) 全減器。全減器。 兩輸入四與非門兩輸入四異或門舉例：全減器的設(shè)計(jì)舉例：全減器的設(shè)計(jì)(3) 畫出邏輯圖畫出邏輯圖iii全減器的邏輯圖全減器的邏輯圖例例 設(shè)輸入不提供反變量，試用一片設(shè)輸入不提供反變量，試用一片74LS00和一片和一片74LS386實(shí)現(xiàn)實(shí)現(xiàn)

34、 全減器。全減器。 3.3.5 組合電路設(shè)計(jì)實(shí)例運(yùn)算電路組合電路設(shè)計(jì)實(shí)例運(yùn)算電路 1 0 1 0 加加 數(shù)數(shù)A 0 0 1 1 加加 數(shù)數(shù)B 1 1 0 1 和和 S 數(shù)字電路包括邏輯運(yùn)算電路和算術(shù)運(yùn)算電路，加法器是實(shí)現(xiàn)數(shù)字電路包括邏輯運(yùn)算電路和算術(shù)運(yùn)算電路，加法器是實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的邏輯電路，由全加器和半加器構(gòu)成。多位二進(jìn)制數(shù)加法運(yùn)算的邏輯電路，由全加器和半加器構(gòu)成。n半加器與全加器半加器與全加器: 實(shí)現(xiàn)一位二進(jìn)制數(shù)加法運(yùn)算的邏實(shí)現(xiàn)一位二進(jìn)制數(shù)加法運(yùn)算的邏輯電路輯電路n半加器：只考慮兩個(gè)加數(shù)，不考慮低位進(jìn)位的邏半加器：只考慮兩個(gè)加數(shù)，不考慮低位進(jìn)位的邏輯部件。輯部件。n全加器：同時(shí)考

35、慮兩個(gè)加數(shù)和低位進(jìn)位的邏輯部全加器：同時(shí)考慮兩個(gè)加數(shù)和低位進(jìn)位的邏輯部件。件。n半加器和全加器的設(shè)計(jì)半加器和全加器的設(shè)計(jì)n用異或門及或非門設(shè)計(jì)全加器用異或門及或非門設(shè)計(jì)全加器n加法器的設(shè)計(jì)加法器的設(shè)計(jì)n串行進(jìn)位加法器串行進(jìn)位加法器n并行進(jìn)位加法器并行進(jìn)位加法器半加器的設(shè)計(jì)半加器的設(shè)計(jì)（1）半加器真值表）半加器真值表 輸入輸入 輸出輸出 加數(shù)加數(shù)A 加數(shù)加數(shù)B 和和S 進(jìn)位進(jìn)位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1（2）輸出函數(shù)）輸出函數(shù)ABCBABABAS（4 4）邏輯符號(hào)）邏輯符號(hào)（3）邏輯圖）邏輯圖半加器的設(shè)計(jì)半加器的設(shè)計(jì)將異或門實(shí)現(xiàn)的半加器改為用與非門實(shí)現(xiàn)。將

36、異或門實(shí)現(xiàn)的半加器改為用與非門實(shí)現(xiàn)。函數(shù)表達(dá)式的變換：函數(shù)表達(dá)式的變換：ABCABB ABAABBABASABCBABABASBA10101 1S全加器的設(shè)計(jì)全加器的設(shè)計(jì)（1）全加器真值表）全加器真值表 輸入輸入 輸出輸出 Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1（2）輸出函數(shù)）輸出函數(shù)Si = Ai Bi Ci-1Ci = (Ai Bi) Ci-1AiBi（3）邏輯圖）邏輯圖（4 4）邏輯符號(hào)）邏輯符號(hào)加法運(yùn)算電路n串行進(jìn)位加法器串行進(jìn)位加法

37、器n優(yōu)點(diǎn)：電路容易實(shí)現(xiàn)優(yōu)點(diǎn)：電路容易實(shí)現(xiàn)n缺點(diǎn)：速度慢缺點(diǎn)：速度慢加法運(yùn)算電路n串行進(jìn)位加法器串行進(jìn)位加法器n優(yōu)點(diǎn)：電路容易實(shí)現(xiàn)優(yōu)點(diǎn)：電路容易實(shí)現(xiàn)n缺點(diǎn)：速度慢缺點(diǎn)：速度慢加法運(yùn)算電路四位超前進(jìn)位加法器n各級(jí)進(jìn)位直接由加數(shù)和最低進(jìn)位CI0產(chǎn)生加法運(yùn)算電路加法運(yùn)算電路- - 超前進(jìn)位原理超前進(jìn)位原理 12341234B B BB B AAAAA設(shè)設(shè) 加數(shù)加數(shù)A和和B均為四位二進(jìn)制數(shù)，表示如下：均為四位二進(jìn)制數(shù)，表示如下：)B(ACBA CCBAS)B(ACBA CCBAS)B(ACBA CCBAS)B(ACBA CCBAS4434443444332333233322122212221101110

38、111設(shè)設(shè) 進(jìn)位生成項(xiàng)為進(jìn)位生成項(xiàng)為 , 進(jìn)位傳遞項(xiàng)為進(jìn)位傳遞項(xiàng)為 ，則：，則： iiiBAG iiiBAP01234123423434434440123123233233301212212220111CPPPPGPPPGPPGPGCPGCCPPPGPPGPGCPGCCPPGPGCPGCCPGC則：則：3.3.5 組合電路設(shè)計(jì)實(shí)例比較器組合電路設(shè)計(jì)實(shí)例比較器例例: 設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)碼比較器設(shè)計(jì)一個(gè)兩位二進(jìn)制數(shù)碼比較器 解解: (1) 確定邏輯變量，并賦值確定邏輯變量，并賦值 設(shè)設(shè)A=A1A0, B=B1B0, 根據(jù)題意，根據(jù)題意， 輸入變量為輸入變量為A、B；電路的輸出；電路的輸出 為比較

39、結(jié)果：為比較結(jié)果：(2) 列寫真值表列寫真值表0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000 F11 表示表示 A B F21 表示表示 A = B F31 表示表示 A B) 1)(1100111 BABABAF 0 0 0 00 0 0 10 0 1 00 0 1

40、10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000組合電路設(shè)計(jì)實(shí)例比較器組合電路設(shè)計(jì)實(shí)例比較器(3) 邏輯函數(shù)的化簡(jiǎn)與變換邏輯函數(shù)的化簡(jiǎn)與變換0001111000011110 1 1 1 1 B1B0A1A0F2 (A=B)B )(AB (AF00112 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00

41、 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000組合電路設(shè)計(jì)實(shí)例比較器組合電路設(shè)計(jì)實(shí)例比較器(3) 邏輯函數(shù)的化簡(jiǎn)與變換邏輯函數(shù)的化簡(jiǎn)與變換0001111000011110 1 1 1 1 1 1 B1B0A1A0F3 (AB)B (ABABAF1100113 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0

42、10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000組合電路設(shè)計(jì)實(shí)例比較器組合電路設(shè)計(jì)實(shí)例比較器(3) 邏輯函數(shù)的化簡(jiǎn)與變換邏輯函數(shù)的化簡(jiǎn)與變換)B (ABABAF)B )(AB (AF)B (ABABAF1100113001121100111 312FFF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00

43、 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1A1 A0 B1 B0 F1 F2 F300001000110011101000010000100001真真 值值 表表0111001100010000組合電路設(shè)計(jì)實(shí)例比較器組合電路設(shè)計(jì)實(shí)例比較器(4) 作邏輯電路圖作邏輯電路圖兩位數(shù)碼比較器的邏輯圖兩位數(shù)碼比較器的邏輯圖運(yùn)算電路實(shí)例運(yùn)算電路實(shí)例例例: 試用全加器及與非門設(shè)計(jì)一個(gè)一位試用全加器及與非門設(shè)計(jì)一個(gè)一位8421BCD碼加法器。碼加法器。8421BCD碼的加法碼的加法 對(duì)于對(duì)于8421BCD碼來說，若相加后的和出現(xiàn)

44、偽碼，應(yīng)在碼來說，若相加后的和出現(xiàn)偽碼，應(yīng)在偽碼上加校正數(shù)偽碼上加校正數(shù)(6)10 = 0110，得到兩個(gè)代碼組。，得到兩個(gè)代碼組。 1001 8421 + 0011 8421 = ？運(yùn)算電路實(shí)例運(yùn)算電路實(shí)例解解: (1) 作真值表作真值表運(yùn)算電路實(shí)例運(yùn)算電路實(shí)例解解: (2) 寫出輸出函數(shù)的表達(dá)式寫出輸出函數(shù)的表達(dá)式CCb S8S4 S8S2 運(yùn)算電路實(shí)例運(yùn)算電路實(shí)例解解: (3) 畫出電路圖畫出電路圖一位8421BCD碼邏輯圖11003.4 組合邏輯電路的冒險(xiǎn)組合邏輯電路的冒險(xiǎn)理想情況理想情況: 邏輯門無延遲邏輯門無延遲多個(gè)信號(hào)同時(shí)瞬間變化多個(gè)信號(hào)同時(shí)瞬間變化實(shí)際情況實(shí)際情況: 信號(hào)變化信

45、號(hào)變化: 過渡時(shí)間過渡時(shí)間信號(hào)通過邏輯門信號(hào)通過邏輯門: 響應(yīng)時(shí)間響應(yīng)時(shí)間多個(gè)信號(hào)變化多個(gè)信號(hào)變化: 有先有后有先有后例如例如: 輸入信號(hào)變化前后穩(wěn)態(tài)時(shí)，函數(shù)值輸入信號(hào)變化前后穩(wěn)態(tài)時(shí)，函數(shù)值為為0,變化時(shí)出現(xiàn)短暫變化時(shí)出現(xiàn)短暫1,則電路產(chǎn)生冒險(xiǎn)則電路產(chǎn)生冒險(xiǎn)組合電路中的冒險(xiǎn)組合電路中的冒險(xiǎn)邏輯冒險(xiǎn)邏輯冒險(xiǎn)功能冒險(xiǎn)功能冒險(xiǎn)AAF3.4 組合邏輯電路的冒險(xiǎn)組合邏輯電路的冒險(xiǎn)下面的電路存在冒險(xiǎn)：下面的電路存在冒險(xiǎn)：組合邏輯電路組合邏輯電路電路中存在冒險(xiǎn)電路中存在冒險(xiǎn)競(jìng)爭(zhēng)：競(jìng)爭(zhēng)：冒險(xiǎn)：冒險(xiǎn)：在組合電路中，信號(hào)經(jīng)由不同的途徑達(dá)到某一會(huì)合點(diǎn)的在組合電路中，信號(hào)經(jīng)由不同的途徑達(dá)到某一會(huì)合點(diǎn)的時(shí)間有先有后時(shí)間

46、有先有后.由于競(jìng)爭(zhēng)而引起電路輸出發(fā)生瞬間錯(cuò)誤現(xiàn)象。表現(xiàn)為由于競(jìng)爭(zhēng)而引起電路輸出發(fā)生瞬間錯(cuò)誤現(xiàn)象。表現(xiàn)為輸出端出現(xiàn)了原設(shè)計(jì)中沒有的窄脈沖，常稱其為毛刺。輸出端出現(xiàn)了原設(shè)計(jì)中沒有的窄脈沖，常稱其為毛刺。AAF基本概念基本概念n靜態(tài)邏輯冒險(xiǎn)靜態(tài)邏輯冒險(xiǎn)n一個(gè)輸入變量發(fā)生變化一個(gè)輸入變量發(fā)生變化,n變化前后函數(shù)值相同變化前后函數(shù)值相同,n變化時(shí)出現(xiàn)一次瞬時(shí)輸變化時(shí)出現(xiàn)一次瞬時(shí)輸出錯(cuò)誤出錯(cuò)誤.0001111000011110 0 0 0 0 0 0 11 1 0 1 000 0CDAB 00001111000011110 0 0 0 0 0 0 1 1 1 0 1 000 0CDAB 0偏偏1型冒險(xiǎn)型冒

47、險(xiǎn): 穩(wěn)態(tài)為穩(wěn)態(tài)為1, 輸入變化時(shí)瞬時(shí)輸出輸入變化時(shí)瞬時(shí)輸出0。偏偏0型冒險(xiǎn)型冒險(xiǎn): 穩(wěn)態(tài)為穩(wěn)態(tài)為0, 輸入變化時(shí)瞬時(shí)輸出輸入變化時(shí)瞬時(shí)輸出1。n靜態(tài)功能冒險(xiǎn)靜態(tài)功能冒險(xiǎn)n多個(gè)輸入變量同時(shí)發(fā)生多個(gè)輸入變量同時(shí)發(fā)生變化變化,n變化前后函數(shù)值相同變化前后函數(shù)值相同,n變化時(shí)出現(xiàn)一次瞬時(shí)輸變化時(shí)出現(xiàn)一次瞬時(shí)輸出錯(cuò)誤出錯(cuò)誤.3.4.1 靜態(tài)邏輯冒險(xiǎn)與消除方法靜態(tài)邏輯冒險(xiǎn)與消除方法1. 產(chǎn)生邏輯冒險(xiǎn)的原因產(chǎn)生邏輯冒險(xiǎn)的原因器件的固有時(shí)延。器件的固有時(shí)延。CBACFABC：11111010013.4.1 靜態(tài)邏輯冒險(xiǎn)與消除方法靜態(tài)邏輯冒險(xiǎn)與消除方法1. 產(chǎn)生邏輯冒險(xiǎn)的原因產(chǎn)生邏輯冒險(xiǎn)的原因?qū)τ谂c或式：對(duì)于

48、與或式：CBABF若若 ABC 從從 111101與或式電路與或式電路: 只存在偏只存在偏1型邏輯冒險(xiǎn)型邏輯冒險(xiǎn).CAB0100011110 0 00 11 0 1 1F對(duì)于或與式：對(duì)于或與式：C)BB)(A(F若若 ABC 從從 100110或與式電路或與式電路: 只存在偏只存在偏0型邏輯冒險(xiǎn)型邏輯冒險(xiǎn).CAB01000111101 0 0 01 1 0 1F器件的固有時(shí)延。器件的固有時(shí)延。2. 邏輯冒險(xiǎn)的檢查邏輯冒險(xiǎn)的檢查(1) 代數(shù)法代數(shù)法某一變量同時(shí)以原某一變量同時(shí)以原/反變量形式出現(xiàn)反變量形式出現(xiàn)消去其余變量消去其余變量, 若函數(shù)式變?yōu)槿艉瘮?shù)式變?yōu)?偏偏 1 型邏輯冒險(xiǎn)型邏輯冒險(xiǎn) 偏

49、偏 0 型邏輯冒險(xiǎn)型邏輯冒險(xiǎn)BBFBBFBCBAFC)BB)(A(FBCBAFCAB0100011110 0 0 1 0 0 1 1 1CAB0100011110 0 0 1 0 0 1 1 1C)BB)(A(F(2) 卡諾圖法卡諾圖法 兩圈相切有險(xiǎn)兩圈相切有險(xiǎn)象象3. 邏輯冒險(xiǎn)的消除邏輯冒險(xiǎn)的消除n代數(shù)法代數(shù)法: : 加入冗余項(xiàng)加入冗余項(xiàng)ACBCBA BCBAFn卡諾圖卡諾圖: : 加入冗余圈加入冗余圈BCBCBAFCAB0100011110 0 0 1 0 0 1 1 1CAB0100011110 0 0 1 0 0 1 1 1C)C)(ABB)(A(F)C)(BB)(A( C)BB)(A

50、(FCA應(yīng)用舉例例例 將下面函數(shù)設(shè)計(jì)為無靜態(tài)邏輯冒險(xiǎn)的組合電路。將下面函數(shù)設(shè)計(jì)為無靜態(tài)邏輯冒險(xiǎn)的組合電路。DCADB ACAF解：解：0001111000011110 1 1 1 1 1 1 11 CDAB DCADB ACAFCB ADC B應(yīng)用舉例ABCD00000101111110101111111100000000ABCD00000101111110101111111100000000例例 函數(shù)表達(dá)式函數(shù)表達(dá)式( , ,)F A B C DABCACDABCACD(1) 利用卡諾圖判斷該函數(shù)是否存在靜態(tài)邏輯冒險(xiǎn)？若存在，寫利用卡諾圖判斷該函數(shù)是否存在靜態(tài)邏輯冒險(xiǎn)？若存在，寫(2) 出加

51、入冗余項(xiàng)后無邏輯冒險(xiǎn)的與或表達(dá)式。出加入冗余項(xiàng)后無邏輯冒險(xiǎn)的與或表達(dá)式。(3) (2) 寫出該函數(shù)無邏輯冒險(xiǎn)的或與表達(dá)式。寫出該函數(shù)無邏輯冒險(xiǎn)的或與表達(dá)式。( , ,)+F A B C DABCACDABDCD BAC( , ,)()( +)()()F A B C DABCA CDACDABCBD3.4.2 靜態(tài)功能冒險(xiǎn)與消除方法靜態(tài)功能冒險(xiǎn)與消除方法1. 1. 產(chǎn)生的原因產(chǎn)生的原因0001111000011110 0 1 1 1 CDAB 2. 2. 產(chǎn)生的條件產(chǎn)生的條件輸入變量變化前后函數(shù)值相同輸入變量變化前后函數(shù)值相同有有P P個(gè)變量同時(shí)發(fā)生變化個(gè)變量同時(shí)發(fā)生變化由由P P個(gè)變量組合構(gòu)成

52、的個(gè)變量組合構(gòu)成的2P2P個(gè)格個(gè)格, ,既既有有1 1又有又有0.0.3. 3. 功能冒險(xiǎn)的消除功能冒險(xiǎn)的消除加入選通脈沖加入選通脈沖輸出加濾波電容輸出加濾波電容3.4.2 靜態(tài)功能冒險(xiǎn)與消除方法靜態(tài)功能冒險(xiǎn)與消除方法例例: 在下圖所示的邏輯函數(shù)中，當(dāng)輸入變量在下圖所示的邏輯函數(shù)中，當(dāng)輸入變量ABCD從從01101100， 11111010, 00110100, 10001101變化時(shí)變化時(shí), 是否存在功能冒險(xiǎn)？是否存在功能冒險(xiǎn)？0001111000011110 0 1 1 1 1 1 0 1 0 0 0 01 0 1CDABF 1解：解：ABCD0 1 1 0 1 1 0 01 1 1 1

53、1 0 1 00 0 1 1 0 1 0 01 0 0 0 1 1 0 1功能冒險(xiǎn)的消除功能冒險(xiǎn)的消除 n吸收法吸收法n在輸出端加小電容可消除毛刺，但輸出在輸出端加小電容可消除毛刺，但輸出波形邊沿變壞波形邊沿變壞, 對(duì)波形要求較嚴(yán)格時(shí)，應(yīng)對(duì)波形要求較嚴(yán)格時(shí)，應(yīng)再加整形電路。再加整形電路。 功能冒險(xiǎn)是函數(shù)的邏輯功能決定的，不能在設(shè)計(jì)中消除，功能冒險(xiǎn)是函數(shù)的邏輯功能決定的，不能在設(shè)計(jì)中消除，可通過外加濾波電容或選通脈沖消除?？赏ㄟ^外加濾波電容或選通脈沖消除。功能冒險(xiǎn)的消除功能冒險(xiǎn)的消除 n取樣法取樣法n電路加入取樣電路加入取樣(選通選通)脈沖，在取樣脈沖作脈沖，在取樣脈沖作用期間輸出的信號(hào)才有效，

54、可以避免毛用期間輸出的信號(hào)才有效，可以避免毛刺影響輸出波形。刺影響輸出波形。ABCF選通脈沖CPF=F.CP 冒險(xiǎn)僅發(fā)生在輸入冒險(xiǎn)僅發(fā)生在輸入信號(hào)變化的瞬間，只要信號(hào)變化的瞬間，只要使取樣脈沖出現(xiàn)的時(shí)間使取樣脈沖出現(xiàn)的時(shí)間與輸入信號(hào)變化的時(shí)間與輸入信號(hào)變化的時(shí)間錯(cuò)開，即可消除任何形錯(cuò)開，即可消除任何形式的冒險(xiǎn)。式的冒險(xiǎn)。 此時(shí)輸出不再是電此時(shí)輸出不再是電平信號(hào)，而是脈沖信號(hào)。平信號(hào)，而是脈沖信號(hào)。冒險(xiǎn)現(xiàn)象的消除冒險(xiǎn)現(xiàn)象的消除ABCDn取樣法取樣法n加取樣脈沖原則加取樣脈沖原則或門及或非門或門及或非門加負(fù)取樣脈沖加負(fù)取樣脈沖與門及與非門加與門及與非門加正取樣脈沖正取樣脈沖PCDPABPCDABP

55、CDABF )( )(PDCBAPDCBAF )(3.4.3 消除冒險(xiǎn)方法的比較消除冒險(xiǎn)方法的比較利用冗余項(xiàng)：只能消除邏輯冒險(xiǎn)，不能消除功能冒險(xiǎn)；適用范圍有限利用冗余項(xiàng)：只能消除邏輯冒險(xiǎn)，不能消除功能冒險(xiǎn)；適用范圍有限取樣法：取樣取樣法：取樣 ( (選通選通) ) 脈沖對(duì)邏輯冒險(xiǎn)及功能冒險(xiǎn)都有效。目前大多脈沖對(duì)邏輯冒險(xiǎn)及功能冒險(xiǎn)都有效。目前大多數(shù)中規(guī)模集成模塊都設(shè)有使能端，可將取樣信號(hào)作用于該端，待電路數(shù)中規(guī)模集成模塊都設(shè)有使能端，可將取樣信號(hào)作用于該端，待電路穩(wěn)定后才使輸出有效。穩(wěn)定后才使輸出有效。冒險(xiǎn)現(xiàn)象僅發(fā)生在輸入信號(hào)變化的瞬間冒險(xiǎn)現(xiàn)象僅發(fā)生在輸入信號(hào)變化的瞬間選通脈沖出現(xiàn)時(shí)間和信號(hào)變化

56、時(shí)間錯(cuò)開選通脈沖出現(xiàn)時(shí)間和信號(hào)變化時(shí)間錯(cuò)開加選通脈沖后加選通脈沖后, , 輸出變?yōu)槊}沖信號(hào)輸出變?yōu)槊}沖信號(hào)選通脈沖加入的位置和極性選通脈沖加入的位置和極性吸收法：濾波電容使輸出信號(hào)變壞，引起波形的上升、下降時(shí)間變長(zhǎng)，吸收法：濾波電容使輸出信號(hào)變壞，引起波形的上升、下降時(shí)間變長(zhǎng)，不宜在中間級(jí)使用。實(shí)驗(yàn)調(diào)試階段采用的應(yīng)急措施；不宜在中間級(jí)使用。實(shí)驗(yàn)調(diào)試階段采用的應(yīng)急措施；3.4.4 動(dòng)態(tài)冒險(xiǎn)動(dòng)態(tài)冒險(xiǎn)n靜態(tài)冒險(xiǎn)靜態(tài)冒險(xiǎn)n輸入信號(hào)變化前、后函數(shù)值相同。輸入信號(hào)變化前、后函數(shù)值相同。n動(dòng)態(tài)冒險(xiǎn)動(dòng)態(tài)冒險(xiǎn)n在輸入變化前、后函數(shù)值不同在輸入變化前、后函數(shù)值不同 ；n在輸入信號(hào)變化瞬間，輸出變化奇數(shù)在輸入信號(hào)變

57、化瞬間，輸出變化奇數(shù)次次 。n消除了靜態(tài)冒險(xiǎn)，動(dòng)態(tài)冒險(xiǎn)也自然消消除了靜態(tài)冒險(xiǎn)，動(dòng)態(tài)冒險(xiǎn)也自然消除。除。 3.5 常用的中規(guī)模組合電路與應(yīng)用常用的中規(guī)模組合電路與應(yīng)用nMSI、LSI的特點(diǎn)的特點(diǎn) n通用性、兼容性及擴(kuò)展功能較強(qiáng)通用性、兼容性及擴(kuò)展功能較強(qiáng) n外接元件少，可靠性高，體積小，功耗低，外接元件少，可靠性高，體積小，功耗低，使用方便使用方便 n標(biāo)準(zhǔn)化封裝，注重外部功能標(biāo)準(zhǔn)化封裝，注重外部功能n學(xué)習(xí)方法學(xué)習(xí)方法n理解器件功能表的含義理解器件功能表的含義.n根據(jù)功能表和邏輯符號(hào)，熟悉器件的功能，根據(jù)功能表和邏輯符號(hào)，熟悉器件的功能，正確使用器件正確使用器件n會(huì)靈活使用，例如器件邏輯功能的擴(kuò)展

58、會(huì)靈活使用，例如器件邏輯功能的擴(kuò)展集成電路的發(fā)展：集成電路的發(fā)展： SSI MSI LSI VLSI集成度不斷提高：集成度不斷提高： 邏輯門邏輯門 邏輯部件邏輯部件 子系統(tǒng)子系統(tǒng) 系統(tǒng)系統(tǒng)3.5.1 集成數(shù)碼比較器集成數(shù)碼比較器74LS85n邏輯符號(hào)邏輯符號(hào)n定義了器件的輸入、輸出引腳定義了器件的輸入、輸出引腳n功能表功能表n定義了器件的功能，真值表的一種定義了器件的功能，真值表的一種形式形式n邏輯功能描述邏輯功能描述n有時(shí)需分析器件的內(nèi)部結(jié)構(gòu)有時(shí)需分析器件的內(nèi)部結(jié)構(gòu)n器件的應(yīng)用器件的應(yīng)用n基本邏輯功能基本邏輯功能n邏輯功能的擴(kuò)展邏輯功能的擴(kuò)展 數(shù)碼比較器是對(duì)兩組同樣位數(shù)的二進(jìn)制數(shù)進(jìn)行數(shù)值比較

59、的數(shù)碼比較器是對(duì)兩組同樣位數(shù)的二進(jìn)制數(shù)進(jìn)行數(shù)值比較的邏輯電路。邏輯電路。 (b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa=3300集成數(shù)碼比較器集成數(shù)碼比較器74LS85n邏輯符號(hào)邏輯符號(hào)數(shù)據(jù)輸入端：數(shù)據(jù)輸入端：A，B 輸入四位二進(jìn)制數(shù)輸入四位二進(jìn)制數(shù) ，3為最高位為最高位級(jí)聯(lián)輸入端：級(jí)聯(lián)輸入端：ab 用于器件功能的擴(kuò)展用于器件功能的擴(kuò)展數(shù)據(jù)輸出端：數(shù)據(jù)輸出端：AB 輸出比較結(jié)果輸出比較結(jié)果(b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa=3300集成數(shù)碼比較器集成數(shù)碼比較器74LS85n功能表功能表(b)aaaabbbbPQ030

60、3PQCOMPAB32301210bbbaaa=集成數(shù)碼比較器集成數(shù)碼比較器74LS85n邏輯功能描述邏輯功能描述n四位比較器四位比較器n G = S = 0 ，E=1n五位比較器五位比較器 n 此時(shí)，將此時(shí)，將 G 和和 S 作為最低位比較輸入作為最低位比較輸入端，端，E 接地。接地。0123401234bbbbb BaaaaaA(b)aaaabbbbPQ0303PQCOMPAB32301210bbbaaa= 問題：此時(shí)能否表示問題：此時(shí)能否表示 AB ？ 如何構(gòu)成如何構(gòu)成8位比較器？位比較器？ 如何構(gòu)成如何構(gòu)成24位比較器？位比較器？集成數(shù)碼比較器集成數(shù)碼比較器74LS85n器件的應(yīng)用器件的應(yīng)用串行級(jí)聯(lián)構(gòu)成的八位比較器串行級(jí)聯(lián)構(gòu)成的八位比較器 a