電子電路工程師面試題

1、說(shuō)明：1、筆試共分兩部分：第一部分為基礎(chǔ)篇（必答題）；第二部分為專(zhuān)業(yè)篇（選答題）。2、應(yīng)聘芯片設(shè)計(jì)崗位的同學(xué)請(qǐng)以書(shū)面形式回答問(wèn)題并附簡(jiǎn)歷參加應(yīng)聘面試。3、如不能參加現(xiàn)場(chǎng)招聘的同學(xué)，請(qǐng)將簡(jiǎn)歷和答卷郵寄或發(fā)e-mail的形式（請(qǐng)注明應(yīng)聘標(biāo)題）給我們，以便我們對(duì)您作出客觀(guān)、全面的評(píng)價(jià)。*第一部分：基礎(chǔ)篇（該部分共有試題8題,為必答題，每位應(yīng)聘者按自己對(duì)問(wèn)題的理解去回答，盡可能多回答你所知道的內(nèi)容。若不清楚就寫(xiě)不清楚）。1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等

2、的概念）。數(shù)字集成電路是將元器件和連線(xiàn)集成于同一半導(dǎo)體芯片上而制成的數(shù)字邏輯電路或系統(tǒng)。模擬信號(hào)，是指幅度隨時(shí)間連續(xù)變化的信號(hào)。例如，人對(duì)著話(huà)筒講話(huà)，話(huà)筒輸出的音頻電信號(hào)就是模擬信號(hào)，收音機(jī)、收錄機(jī)、音響設(shè)備及電視機(jī)中接收、放大的音頻信號(hào)、電視信號(hào)，也是模擬信號(hào)。數(shù)字信號(hào)，是指在時(shí)間上和幅度上離散取值的信號(hào)，例如，電報(bào)電碼信號(hào)，按一下電鍵，產(chǎn)生一個(gè)電信號(hào)，而產(chǎn)生的電信號(hào)是不連續(xù)的。這種不連續(xù)的電信號(hào)，一般叫做電脈沖或脈沖信號(hào)，計(jì)算機(jī)中運(yùn)行的信號(hào)是脈沖信號(hào)，但這些脈沖信號(hào)均代表著確切的數(shù)字，因而又叫做數(shù)字信號(hào)。在電子技術(shù)中，通常又把模擬信號(hào)以外的非連續(xù)變化的信號(hào)，統(tǒng)稱(chēng)為數(shù)字信號(hào)。FPGA是英文F

3、ieldProgrammableGateArray的縮寫(xiě)，即現(xiàn)場(chǎng)可編程門(mén)陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專(zhuān)用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。2、你認(rèn)為你從事研發(fā)工作有哪些特點(diǎn)？3、基爾霍夫定理的內(nèi)容是什么？基爾霍夫電流定律:流入一個(gè)節(jié)點(diǎn)的電流總和等于流出節(jié)點(diǎn)的電流總和?；鶢柣舴螂妷憾?環(huán)路電壓的總和為零。<BR>歐姆定律:電阻兩端的電壓等于電阻阻值和流過(guò)電阻的電流的乘積。4、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。5、描述你對(duì)集成電路工藝的認(rèn)識(shí)。把電路所

4、需要的晶體管、二極管、電阻器和電容器等元件用一定工藝方式制作在一小塊硅片、玻璃或陶瓷襯底上，再用適當(dāng)?shù)墓に囘M(jìn)行互連，然后封裝在一個(gè)管殼內(nèi)，使整個(gè)電路的體積大大縮小，引出線(xiàn)和焊接點(diǎn)的數(shù)目也大為減少。集成的設(shè)想出現(xiàn)在50年代末和60年代初，是采用硅平面技術(shù)和薄膜與厚膜技術(shù)來(lái)實(shí)現(xiàn)的。電子集成技術(shù)按工藝方法分為以硅平面工藝為基礎(chǔ)的單片集成電路、以薄膜技術(shù)為基礎(chǔ)的薄膜集成電路和以絲網(wǎng)印刷技術(shù)為基礎(chǔ)的厚膜集成電路。單片集成電路工藝?yán)醚心?、拋光、氧化、擴(kuò)散、光刻、外延生長(zhǎng)、蒸發(fā)等一整套平面工藝技術(shù)，在一小塊硅單晶片上同時(shí)制造晶體管、二極管、電阻和電容等元件，并且采用一定的隔離技術(shù)使各元件在電性能上互相隔離

5、。然后在硅片表面蒸發(fā)鋁層并用光刻技術(shù)刻蝕成互連圖形，使元件按需要互連成完整電路，制成半導(dǎo)體單片集成電路。隨著單片集成電路從小、中規(guī)模發(fā)展到大規(guī)模、超大規(guī)模集成電路，平面工藝技術(shù)也隨之得到發(fā)展。例如，擴(kuò)散摻雜改用離子注入摻雜工藝；紫外光常規(guī)光刻發(fā)展到一整套微細(xì)加工技術(shù)，如采用電子束曝光制版、等離子刻蝕、反應(yīng)離子銑等；外延生長(zhǎng)又采用超高真空分子束外延技術(shù)；采用化學(xué)汽相淀積工藝制造多晶硅、二氧化硅和表面鈍化薄膜；互連細(xì)線(xiàn)除采用鋁或金以外，還采用了化學(xué)汽相淀積重?fù)诫s多晶硅薄膜和貴金屬硅化物薄膜，以及多層互連結(jié)構(gòu)等工藝。薄膜集成電路工藝整個(gè)電路的晶體管、二極管、電阻、電容和電感等元件及其間的互連線(xiàn),全部

6、用厚度在1微米以下的金屬、半導(dǎo)體、金屬氧化物、多種金屬混合相、合金或絕緣介質(zhì)薄膜，并通過(guò)真空蒸發(fā)工藝、濺射工藝和電鍍等工藝重疊構(gòu)成。用這種工藝制成的集成電路稱(chēng)薄膜集成電路。薄膜集成電路中的晶體管采用薄膜工藝制作，它的材料結(jié)構(gòu)有兩種形式：薄膜場(chǎng)效應(yīng)硫化鎘和硒化鎘晶體管，還可采用碲、銦、砷、氧化鎳等材料制作晶體管；薄膜熱電子放大器。薄膜晶體管的可靠性差，無(wú)法與硅平面工藝制作的晶體管相比，因而完全由薄膜構(gòu)成的電路尚無(wú)普遍的實(shí)用價(jià)值。實(shí)際應(yīng)用的薄膜集成電路均采用混合工藝，也就是用薄膜技術(shù)在玻璃、微晶玻璃、鍍釉或拋光氧化鋁陶瓷基片上制備無(wú)源元件和電路元件間的互連線(xiàn)，再將集成電路、晶體管、二極管等有源器件

7、的芯片和不便用薄膜工藝制作的功率電阻、大電容值的電容器、電感等元件用熱壓焊接、超聲焊接、梁式引線(xiàn)或凸點(diǎn)倒裝焊接等方式組裝成一塊完整電路。厚膜集成電路工藝用絲網(wǎng)印刷工藝將電阻、介質(zhì)和導(dǎo)體涂料淀積在氧化鋁、氧化鈹陶瓷或碳化硅襯底上。淀積過(guò)程是使用一細(xì)目絲網(wǎng)，制作各種膜的圖案。這種圖案用照相方法制成，凡是不淀積涂料的地方，均用乳膠阻住網(wǎng)孔。氧化鋁基片經(jīng)過(guò)清洗后印刷導(dǎo)電涂料，制成內(nèi)連接線(xiàn)、電阻終端焊接區(qū)、芯片粘附區(qū)、電容器的底電極和導(dǎo)體膜。制件經(jīng)干燥后，在750950C間的溫度焙燒成形，揮發(fā)掉膠合劑，燒結(jié)導(dǎo)體材料，隨后用印刷和燒成工藝制出電阻、電容、跨接、絕緣體和色封層。有源器件用低共熔焊、再流焊、低

8、熔點(diǎn)凸點(diǎn)倒裝焊或梁式引線(xiàn)等工藝制作，然后裝在燒好的基片上，焊上引線(xiàn)便制成厚膜電路。厚膜電路的膜層厚度一般為740微米。用厚膜工藝制備多層布線(xiàn)的工藝比較方便，多層工藝相容性好，可以大大提高二次集成的組裝密度。此外，等離子噴涂、火焰噴涂、印貼工藝等都是新的厚膜工藝技術(shù)。與薄膜集成電路相仿，厚膜集成電路由于厚膜晶體管尚不能實(shí)用，實(shí)際上也是采用混合工藝。單片集成電路和薄膜與厚膜集成電路這三種工藝方式各有特點(diǎn)，可以互相補(bǔ)充。通用電路和標(biāo)準(zhǔn)電路的數(shù)量大，可采用單片集成電路。需要量少的或是非標(biāo)準(zhǔn)電路，一般選用混合工藝方式，也就是采用標(biāo)準(zhǔn)化的單片集成電路，加上有源和無(wú)源元件的混合集成電路。厚膜、薄膜集成電路在

9、某些應(yīng)用中是互相交叉的。厚膜工藝所用工藝設(shè)備比較簡(jiǎn)易，電路設(shè)計(jì)靈活，生產(chǎn)周期短，散熱良好，所以在高壓、大功率和無(wú)源元件公差要求不太苛刻的電路中使用較為廣泛。另外，由于厚膜電路在工藝制造上容易實(shí)現(xiàn)多層布線(xiàn)，在超出單片集成電路能力所及的較復(fù)雜的應(yīng)用方面，可將大規(guī)模集成電路芯片組裝成超大規(guī)模集成電路，也可將單功能或多功能單片集成電路芯片組裝成多功能的部件甚至小的整機(jī)。單片集成電路除向更高集成度發(fā)展外，也正在向著大功率、線(xiàn)性、高頻電路和模擬電路方面發(fā)展。不過(guò)，在微波集成電路、較大功率集成電路方面，薄膜、厚膜混合集成電路還具有優(yōu)越性。在具體的選用上，往往將各類(lèi)單片集成電路和厚膜、薄膜集成工藝結(jié)合在一起，

10、特別如精密電阻網(wǎng)絡(luò)和阻容網(wǎng)絡(luò)基片粘貼于由厚膜電阻和導(dǎo)帶組裝成的基片上，裝成一個(gè)復(fù)雜的完整的電路。必要時(shí)甚至可配接上個(gè)別超小型元件，組成部件或整機(jī)。6、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？7、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。8、我們將研發(fā)人員分為若干研究方向，對(duì)協(xié)議和算法理解（主要應(yīng)用在網(wǎng)絡(luò)通信、圖象語(yǔ)音壓縮方面）、電子系統(tǒng)方案的研究、用MCU、DSP編程實(shí)現(xiàn)電路功能、用ASIC設(shè)計(jì)技術(shù)設(shè)計(jì)電路（包括MCU、DSP本身）、電路功能模塊設(shè)計(jì)（包括模擬電路和數(shù)字電路）、集成電路后端設(shè)計(jì)（主要是指綜合及自動(dòng)布局布線(xiàn)技術(shù)）、集成電路設(shè)計(jì)與工藝接口的研究。你希望從事哪方面的研究？（可以選擇多個(gè)方向。另外，已

11、經(jīng)從事過(guò)相關(guān)研發(fā)的人員可以詳細(xì)描述你的研發(fā)經(jīng)歷）。第二部分：專(zhuān)業(yè)篇（根據(jù)你選擇的方向回答以下你認(rèn)為相關(guān)的專(zhuān)業(yè)篇的問(wèn)題。一般情況下你只需要回答五道題以上，但請(qǐng)盡可能多回答你所知道的，以便我們了解你的知識(shí)結(jié)構(gòu)及技術(shù)特點(diǎn)。）1、請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)的總體思路。針對(duì)這個(gè)思路，你覺(jué)得應(yīng)該具備哪些方面的知識(shí)？2、現(xiàn)有一用戶(hù)需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x為4位二進(jìn)制整數(shù)輸入信號(hào)。y為二進(jìn)制小數(shù)輸出，要求保留兩位小數(shù)。電源電壓為35v假設(shè)公司接到該項(xiàng)目后，交由你來(lái)負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程。3、簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流

12、流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。4、請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。5、畫(huà)出8031與2716（2K*8ROM）的連線(xiàn)圖，要求采用三-八譯碼器，8031的P2.5,P2.4和P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址？根據(jù)是什么？若有，則寫(xiě)出每片2716的重疊地址范圍。6、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤(pán)加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。7、PCI總線(xiàn)的含義是什么？PCI總線(xiàn)的主要特點(diǎn)是什么？8、請(qǐng)簡(jiǎn)要描述HUFFMAN編碼的基本原理

13、及其基本的實(shí)現(xiàn)方法。9、說(shuō)出OSI七層網(wǎng)絡(luò)協(xié)議中的四層（任意四層）。10、中斷的概念？簡(jiǎn)述中斷的過(guò)程。11、說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。12、要用一個(gè)開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理如下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與P1口相連（開(kāi)關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一個(gè)八位二進(jìn)制數(shù)N），要求占空比為N/256。下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。MOVP1，#0FFHLOOP1：MO

14、VR4，#0FFHMOVR3，#00HLOOP2：MOVA，P1SUBBA，R3JNZSKP1SKP1：MOVC，70HMOVP3.4，CACALLDELAY：此延時(shí)子程序略AJMPLOOP113、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器，15進(jìn)制的呢？14、請(qǐng)用HDL描述四位的全加法器、5分頻電路。15、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。16、同步電路和異步電路的區(qū)別是什么？17、電壓源、電流源是集成電路中經(jīng)常用到的模塊，請(qǐng)畫(huà)出你知道的線(xiàn)路結(jié)構(gòu)，簡(jiǎn)單描述其優(yōu)缺點(diǎn)18、描述反饋電路的概念，列舉他們的應(yīng)用。19、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法?0、畫(huà)出CMOS電路

15、的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A.B+C(D+E)21、請(qǐng)分析如下電路所實(shí)現(xiàn)的功能。22、A)includevoidtestf(int*p)*p+=1;main()int*n,m2;n=m;m0=1;m1=8;testf(n);printf("Datavalueis%d",*n);B)includevoidtestf(int*p)*p+=1;main()int*n,m2;n=m;m0=1;m1=8;testf(&n);printf(Datavalueis%d",*n);下面的結(jié)果是程序A還是程序B的？Datavalueis8那么另一段程序的結(jié)果是什么？223、

16、用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為：A:B:24、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。25、鎖相環(huán)有哪幾部分組成？26、人的話(huà)音頻率一般為3003400HZ，若對(duì)其采樣且使信號(hào)不失真，其最小的采樣頻率應(yīng)為多大？若采用8KHZ的采樣頻率，并采用8bit的PCM編碼，則存儲(chǔ)一秒鐘的信號(hào)數(shù)據(jù)量有多大？27、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？28、畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫(huà)出一個(gè)晶體管級(jí)的運(yùn)放電路。29、數(shù)字濾波器的分類(lèi)和結(jié)構(gòu)特點(diǎn)。30、DAC和ADC的實(shí)現(xiàn)各有哪些方法？31、描

17、述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？32、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？33、列舉幾種集成電路典型工藝。工藝上常提到0.25,0.18指的是什么？34、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。35、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？36、有否接觸過(guò)自動(dòng)布局布線(xiàn)？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線(xiàn)需要哪些基本元素？37、半導(dǎo)體工藝中，摻雜有哪幾種方式？38、什么是NMOS、PMOS、CMOS?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN?他們有什么差別？39、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？40、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求

18、？漢王筆試1、下面是一些基本的數(shù)字電路知識(shí)問(wèn)題，請(qǐng)簡(jiǎn)要回答之。a）什么是Setup和Holdup時(shí)間？Setup/holdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setuptime。如不滿(mǎn)足setuptime,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。b）什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如

19、何消除？c）請(qǐng)畫(huà)出用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？d）什么是"線(xiàn)與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？e）什么是同步邏輯和異步邏輯？f）請(qǐng)畫(huà)出微機(jī)接口電路中，典型的輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、所存器/緩沖器）。g）你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？2、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要，請(qǐng)問(wèn)：a）你所知道的可編程邏輯器件有哪些？b）試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。3、設(shè)想你將設(shè)計(jì)完成一個(gè)電子電路方案。請(qǐng)簡(jiǎn)述用EDA軟件（如PROTEL）進(jìn)行設(shè)計(jì)（包括原理圖和PCB圖）到調(diào)試出樣機(jī)的

20、整個(gè)過(guò)程。在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？飛利浦大唐筆試1、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd2、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或3、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。4. 如何解決亞穩(wěn)態(tài)用verilog/vhdl寫(xiě)一個(gè)fifo控制器5. 用verilog/vddl檢測(cè)stream中的特定字符串信威dsp軟件面試題1）DSP和通用處理器在結(jié)構(gòu)上有什么不同，請(qǐng)簡(jiǎn)要畫(huà)出你熟悉的一種DSP結(jié)構(gòu)圖2）說(shuō)說(shuō)定點(diǎn)DSP和浮點(diǎn)DSP的定義（或者說(shuō)出他們的區(qū)別）3）說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?）請(qǐng)寫(xiě)出【8，7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。用Q15表示出0.5和0.

21、5揚(yáng)智電子筆試第一題：用mos管搭出一個(gè)二輸入與非門(mén)。第二題：集成電路前段設(shè)計(jì)流程，寫(xiě)出相關(guān)的工具。第三題：名詞IRQ,BIOS,USB,VHDL,SDR第四題：unix命令cp-r,rm,uname第五題：用波形表示D觸發(fā)器的功能第六題：寫(xiě)異步D觸發(fā)器的verilogmodule第七題：WhatisPCChipset?第八題：用傳輸門(mén)和倒向器搭一個(gè)邊沿觸發(fā)器第九題：畫(huà)狀態(tài)機(jī)，接受1，2，5分錢(qián)的賣(mài)報(bào)機(jī)，每份報(bào)紙5分錢(qián)。華為面試題研發(fā)（硬件）全都是幾本模電數(shù)電信號(hào)單片機(jī)題目1. 用與非門(mén)等設(shè)計(jì)全加法器Cout=a&b+b&cin+a&cinSum=aAbAcin2. 給

22、出兩個(gè)門(mén)電路讓你分析異同名詞:sram,ssram,sdram3. 信號(hào)與系統(tǒng):在時(shí)域與頻域關(guān)系信號(hào)與系統(tǒng):和4題差不多4. 晶體振蕩器,好像是給出振蕩頻率讓你求周期（應(yīng)該是單片機(jī)的,12分之一周期）串行通信與同步通信異同,特點(diǎn),比較5. RS232C高電平脈沖對(duì)應(yīng)的TTL邏輯是？偵邏輯?）延時(shí)問(wèn)題,判錯(cuò)6. 史密斯特電路,求回差電壓VCO是什么，什么參數(shù)（壓控振蕩器？）7. 用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖什么耐奎斯特定律，怎么由模擬信號(hào)轉(zhuǎn)為數(shù)字信號(hào)8. 用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)那種排序方法最快?9. 時(shí)鐘周期為T(mén),觸發(fā)器D1的建立時(shí)間最大為T(mén)1max，最小為T(mén)imin。組合邏

23、輯電路最大延遲為T(mén)2max,最小為T(mén)2min。問(wèn)，觸發(fā)器D2的建立時(shí)間T3和保持時(shí)間應(yīng)滿(mǎn)足什么條件。研發(fā)（軟件）用C語(yǔ)言寫(xiě)一個(gè)遞歸算法求N?。唤o一個(gè)C的函數(shù)，關(guān)于字符串和數(shù)組，找出錯(cuò)誤；防火墻是怎么實(shí)現(xiàn)的？你對(duì)哪方面編程熟悉？新太硬件（1）d觸發(fā)器和d鎖存器的區(qū)別（2）有源濾波器和無(wú)源濾波器的原理及區(qū)別（3）sram，falshmemory，及dram的區(qū)別？（4）iir，fir濾波器的異同（5）冒泡排序的原理（6）操作系統(tǒng)的功能（7）學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)（8）拉氏變換和傅立葉變換的表達(dá)式及聯(lián)系。各大公司電子類(lèi)招聘題目精選1模擬電路1、基爾霍夫定理的內(nèi)容是什么？（仕蘭微電子）2、平板電

24、容公式（C=£S/4n未知）3、最基本的如三極管曲線(xiàn)特性。（未知）4、描述反饋電路的概念，列舉他們的應(yīng)用。（仕蘭微電子）5、負(fù)反饋種類(lèi)（電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋）；負(fù)反饋的優(yōu)點(diǎn)（降低放大器的增益靈敏度，改變輸入電阻和輸出電阻，改善放大器的線(xiàn)性和非線(xiàn)性失真，有效地?cái)U(kuò)展放大器的通頻帶，自動(dòng)調(diào)節(jié)作用）（未知）6、放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁?，有哪些方法？（仕蘭微電子）7、頻率響應(yīng)，如：怎么才算是穩(wěn)定的，如何改變頻響曲線(xiàn)的幾個(gè)方法。（未知）8、給出一個(gè)查分運(yùn)放，如何相位補(bǔ)償，并畫(huà)補(bǔ)償后的波特圖。（凹凸）9、基本放大電路種類(lèi)（電壓放大器，電流放大器，互導(dǎo)放大器和

25、互阻放大器），優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。（未知）10、給出一差分電路，告訴其輸出電壓Y+和Y-,求共模分量和差模分量。（未知）11、畫(huà)差放的兩個(gè)輸入管。（凹凸）12、畫(huà)出由運(yùn)放構(gòu)成加法、減法、微分、積分運(yùn)算的電路原理圖。并畫(huà)出一個(gè)晶體管級(jí)的運(yùn)放電路。（仕蘭微電子）13、用運(yùn)算放大器組成一個(gè)10倍的放大器。（未知）14、給出一個(gè)簡(jiǎn)單電路，讓你分析輸出電壓的特性（就是個(gè)積分電路），并求輸出端某點(diǎn)的rise/fall時(shí)間。（Infineon筆試試題）15、電阻R和電容C串聯(lián)，輸入電壓為R和C之間的電壓，輸出電壓分別為C上電壓和R上電壓，要求制這兩種電路輸入電壓的頻譜，判斷這兩種電路何為高

26、通濾波器，何為低通濾波器。當(dāng)RC<<T時(shí)，給出輸入電壓波形圖，繪制兩種電路的輸出波形圖。（未知）16、有源濾波器和無(wú)源濾波器的原理及區(qū)別?（新太硬件）17、有一時(shí)域信號(hào)S=V0sin（2pif0t）+V1cos（2pif1t）+V2sin（2pif3t+90）,當(dāng)其通過(guò)低通、帶通、高通濾波器后的信號(hào)表示方式。（未知）18、選擇電阻時(shí)要考慮什么？（東信筆試題）19、在CMOS電路中，要有一個(gè)單管作為開(kāi)關(guān)管精確傳遞模擬低電平，這個(gè)單管你會(huì)用P管還是N管，為什么？（仕蘭微電子）20、給出多個(gè)mos管組成的電路求5個(gè)點(diǎn)的電壓。（Infineon筆試試題）21、電壓源、電流源是集成電路中經(jīng)常

27、用到的模塊，請(qǐng)畫(huà)出你知道的線(xiàn)路結(jié)構(gòu)，簡(jiǎn)單描述其優(yōu)缺點(diǎn)。（仕蘭微電子）22、畫(huà)電流偏置的產(chǎn)生電路，并解釋。（凹凸）23、史密斯特電路,求回差電壓。（華為面試題）24、晶體振蕩器,好像是給出振蕩頻率讓你求周期（應(yīng)該是單片機(jī)的,12分之一周期）（華為面試題）25、LC正弦波振蕩器有哪幾種三點(diǎn)式振蕩電路，分別畫(huà)出其原理圖。（仕蘭微電子）26、VCO是什么,什么參數(shù)（壓控振蕩器?）（華為面試題）27、鎖相環(huán)有哪幾部分組成？（仕蘭微電子）28、鎖相環(huán)電路組成，振蕩器（比如用D觸發(fā)器如何搭）。（未知）29、求鎖相環(huán)的輸出頻率，給了一個(gè)鎖相環(huán)的結(jié)構(gòu)圖。（未知）30、如果公司做高頻電子的，可能還要RF知識(shí)，調(diào)頻

28、，鑒頻鑒相之類(lèi)，不一一列舉。（未知）31、一電源和一段傳輸線(xiàn)相連（長(zhǎng)度為L(zhǎng),傳輸時(shí)間為T(mén)），畫(huà)出終端處波形，考慮傳輸線(xiàn)無(wú)損耗。給出電源電壓波形圖，要求繪制終端波形圖。（未知）32、微波電路的匹配電阻。（未知）33、DAC和ADC的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子）34、A/D電路組成、工作原理。（未知）35、實(shí)際工作所需要的一些技術(shù)知識(shí)（面試容易問(wèn)到）。如電路的低功耗，穩(wěn)定，高速如何做到，調(diào)運(yùn)放，布版圖注意的地方等等,一般會(huì)針對(duì)簡(jiǎn)歷上你所寫(xiě)做過(guò)的東西具體問(wèn)，肯定會(huì)問(wèn)得很細(xì)（所以別把什么都寫(xiě)上，精通之類(lèi)的詞也別用太多了），這個(gè)東西各個(gè)人就不一樣了，不好說(shuō)什么了。（未知）數(shù)字電路1、同步電路和異步電

29、路的區(qū)別是什么？（仕蘭微電子）2、什么是同步邏輯和異步邏輯？（漢王筆試）同步邏輯是時(shí)鐘之間有固定的因果關(guān)系。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。3、什么是"線(xiàn)與"邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體要求？（漢王筆試）線(xiàn)與邏輯是兩個(gè)輸出信號(hào)相連可以實(shí)現(xiàn)與的功能。在硬件上，要用oc門(mén)來(lái)實(shí)現(xiàn)，由于不用oc門(mén)可能使灌電流過(guò)大，而燒壞邏輯門(mén)。同時(shí)在輸出端口應(yīng)加一個(gè)上拉電阻。4、什么是Setup和Holdup時(shí)間？（漢王筆試）5、setup和holdup時(shí)間，區(qū)別.（南山之橋）6、解釋setuptime和holdtime的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。（未知）7、解釋setup和

30、holdtimeviolation，畫(huà)圖說(shuō)明，并說(shuō)明解決辦法。（威盛VIA上海筆試試題）Setup/holdtime是測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間的時(shí)間要求。建立時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前，數(shù)據(jù)穩(wěn)定不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效）T時(shí)間到達(dá)芯片，這個(gè)T就是建立時(shí)間-Setuptime.如不滿(mǎn)足setuptime，這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。保持時(shí)間是指觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后，數(shù)據(jù)穩(wěn)定不變的時(shí)間。如果holdtime不夠，數(shù)據(jù)同樣不能被打入觸發(fā)器。建立時(shí)間（SetupTime）和保持時(shí)間（Holdt

31、ime）。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。保持時(shí)間是指時(shí)鐘跳變邊沿后數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。如果不滿(mǎn)足建立和保持時(shí)間的話(huà)，那么DFF將不能正確地采樣到數(shù)據(jù)，將會(huì)出現(xiàn)metastability的情況。如果數(shù)據(jù)信號(hào)在時(shí)鐘沿觸發(fā)前后持續(xù)的時(shí)間均超過(guò)建立和保持時(shí)間，那么超過(guò)量就分別被稱(chēng)為建立時(shí)間裕量和保持時(shí)間裕量。8、說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。（仕蘭微電子）9、什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？怎樣判斷？如何消除？（漢王筆試）在組合邏輯中，由于門(mén)的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門(mén)的時(shí)間不一致叫競(jìng)爭(zhēng)。產(chǎn)生毛刺叫冒險(xiǎn)。如果布爾式中有相反的信

32、號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。10、你知道那些常用邏輯電平？TTL與COMS電平可以直接互連嗎？（漢王筆試）常用邏輯電平：12V,5V,3.3V;TTL和CMOS不可以直接互連，由于TTL是在033.6V之間，而CMOS則是有在12V的有在5V的。CMOS輸出接到TTL是可以直接互連。TTL接到CMOS需要在輸出端口加一上拉電阻接到5V或者12V。11、如何解決亞穩(wěn)態(tài)。（飛利浦大唐筆試）亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。當(dāng)一個(gè)觸發(fā)器進(jìn)入亞穩(wěn)態(tài)時(shí)，既無(wú)法預(yù)測(cè)該單元的輸出電平，也無(wú)法預(yù)測(cè)何時(shí)輸出才能穩(wěn)定在某個(gè)正確的電平

33、上。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú)用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。12、IC設(shè)計(jì)中同步復(fù)位與異步復(fù)位的區(qū)別。（南山之橋）13、MOORE與MEELEY狀態(tài)機(jī)的特征。（南山之橋）14、多時(shí)域設(shè)計(jì)中,如何處理信號(hào)跨時(shí)域。（南山之橋）15、給了reg的setup,hold時(shí)間，求中間組合邏輯的delay范圍。（飛利浦大唐筆試）Delay<period-setup-hold16、時(shí)鐘周期為T(mén),觸發(fā)器D1的建立時(shí)間最大為T(mén)1max，最小為T(mén)imin。組合邏輯電路最大延遲為T(mén)2max，最小為T(mén)2min。問(wèn)，觸發(fā)器D2的建立時(shí)間T3和

34、保持時(shí)間應(yīng)滿(mǎn)足什么條件。（華為）17、給出某個(gè)一般時(shí)序電路的圖，有Tsetup,Tdelay,Tck->q,還有clock的delay,寫(xiě)出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛上海筆試試題）18、說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（威盛上海筆試試題）19、一個(gè)四級(jí)的Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào)如何改善timing。（威盛VIA上海筆試試題）20、給出一個(gè)門(mén)級(jí)的圖，又給了各個(gè)門(mén)的傳輸延時(shí)，問(wèn)關(guān)鍵路徑是什么，還問(wèn)給出輸入，使得輸出依賴(lài)于關(guān)鍵路徑。（未知）21、邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu)點(diǎn)），全加器等等。（未知）22、卡諾圖寫(xiě)出邏輯表達(dá)使

35、。（威盛上海筆試試題）23、化簡(jiǎn)F（A,B,C,D）=m（1,3,4,5,10,11,12,13,14,15）的和。（威盛）24、pleaseshowtheCMOSinverterschmatic,layoutanditscrosssectionwithP-wellprocess.Plotitstransfercurve（Vout-Vin）AndalsoexplaintheoperationregionofPMOSandNMOSforeachsegmentofthetransfercurve?（威盛筆試題）25、TodesignaCMOSinvertorwithbalanceriseandfa

36、lltime,pleasedefinetherationofchannelwidthofPMOSandNMOSandexplain?26、為什么一個(gè)標(biāo)準(zhǔn)的倒相器中P管的寬長(zhǎng)比要比N管的寬長(zhǎng)比大？（仕蘭微電子）27、用mos管搭出一個(gè)二輸入與非門(mén)。（揚(yáng)智電子筆試）28、pleasedrawthetransistorlevelschematicofacmos2inputANDgateandexplainwhichinputhasfasterresponseforoutputrisingedge.（lessdelaytime）。（威盛筆試題）29、畫(huà)出NOT,NAND,NOR的符號(hào)，真值表，還有tr

37、ansistorlevel的電路。（Infineon筆試）30、畫(huà)出CMOS的圖，畫(huà)出tow-to-onemuxgate。（威盛上海筆試試題）31、用一個(gè)二選一mux和一個(gè)inv實(shí)現(xiàn)異或。（飛利浦大唐筆試）32、畫(huà)出Y=A*B+C的cmos電路圖。（科廣試題）33、用邏輯們和cmos電路實(shí)現(xiàn)ab+cd。（飛利浦大唐筆試）34、畫(huà)出CMOS電路的晶體管級(jí)電路圖，實(shí)現(xiàn)Y=A*B+C（D+E）。（仕蘭微電子）35、利用4選1實(shí)現(xiàn)F（x,y,z）=xz+yz。（'未知）36、給一個(gè)表達(dá)式f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門(mén)實(shí)現(xiàn)（實(shí)際上就是化簡(jiǎn)）。37、給出一個(gè)簡(jiǎn)單的由

38、多個(gè)NOT,NAND,NOR組成的原理圖，根據(jù)輸入波形畫(huà)出各點(diǎn)波形。（Infineon筆試）38、為了實(shí)現(xiàn)邏輯（AXORB）OR（CANDD），請(qǐng)選用以下邏輯中的一種，并說(shuō)明為什么？1）INV2）AND3）OR4）NAND5）NOR6）XOR答案：NAND（未知）39、用與非門(mén)等設(shè)計(jì)全加法器。（華為）40、給出兩個(gè)門(mén)電路讓你分析異同。（華為）41、用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng)A為輸入時(shí)，輸出B波形為（仕蘭微電子）42、A,B,C,D,E進(jìn)行投票，多數(shù)服從少數(shù)，輸出是F（也就是如果A,B,C,D,E中1的個(gè)數(shù)比0多，那么F輸出為1，否則F為0），用與非門(mén)實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。（未知）43、用波形表示D觸

39、發(fā)器的功能。（揚(yáng)智電子筆試）44、用傳輸門(mén)和倒向器搭一個(gè)邊沿觸發(fā)器。（揚(yáng)智電子筆試）45、用邏輯們畫(huà)出D觸發(fā)器。（威盛VIA上海筆試試題）46、畫(huà)出DFF的結(jié)構(gòu)圖,用verilog實(shí)現(xiàn)之。（威盛）47、畫(huà)出一種CMOS的D鎖存器的電路圖和版圖。（未知）48、D觸發(fā)器和D鎖存器的區(qū)別。（新太硬件面試）P23049、簡(jiǎn)述latch和filp-flop的異同。（未知）50、LATCH和DFF的概念和區(qū)別。（未知）51、latch與register的區(qū)別，為什么現(xiàn)在多用register行為級(jí)描述中l(wèi)atch如何產(chǎn)生的。（南山之橋）52、用D觸發(fā)器做個(gè)二分顰的電路.又問(wèn)什么是狀態(tài)圖。（華為）53、請(qǐng)畫(huà)出

40、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的邏輯電路？（漢王筆試）54、怎樣用D觸發(fā)器、與或非門(mén)組成二分頻電路？（東信筆試）55、Howmanyflip-flopcircuitsareneededtodivideby16?（Intel）16分頻？56、用filp-flop和logic-gate設(shè)計(jì)一個(gè)1位加法器，輸入carryin和current-stage,輸出carryout和next-stage.（未知）57、用D觸發(fā)器做個(gè)4進(jìn)制的計(jì)數(shù)。（華為）58、實(shí)現(xiàn)N位JohnsonCounter,N=5。（南山之橋）59、用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的7進(jìn)制循環(huán)計(jì)數(shù)器,15進(jìn)制的呢？（仕蘭微電子）60、數(shù)字

41、電路設(shè)計(jì)當(dāng)然必問(wèn)Verilog/VHDL,如設(shè)計(jì)計(jì)數(shù)器。（未知）61、BLOCKINGNONBLOCKING賦值的區(qū)別。（南山之橋）62、寫(xiě)異步D觸發(fā)器的verilogmodule。（揚(yáng)智電子筆試）moduledff8（clk,reset,d,q）;inputclk;inputreset;input7:0d;output7:0q;reg7:0q;always（posedgeelkorposedgereset）高電平if（reset）q<=0;elseq<=d;endmodule63、用D觸發(fā)器實(shí)現(xiàn)2倍分頻的Verilog描述？（漢王筆試）moduledivide2（elk,elk_

42、o,reset）;inputelk,reset;outputelk_o;wirein;regout;always（posedgeelkorposedgereset）if（reset）out<=0;elseout<=in;assignin=out;assignelk_o=out;endmodule64、可編程邏輯器件在現(xiàn)代電子設(shè)計(jì)中越來(lái)越重要,請(qǐng)問(wèn)：a）你所知道的可編程邏輯器件有哪些？b）試用VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯。（漢王筆試）PAL，PLD，CPLD，F(xiàn)PGA。moduledff8（clk,reset,d,q）;inputclk;inputreset

43、;inputd;outputq;regq;always（posedgeclkorposedgereset）if（reset）q<=0;elseq<=d;endmodule65、請(qǐng)用HDL描述四位的全加法器、5分頻電路。（仕蘭微電子）66、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)10進(jìn)制計(jì)數(shù)器。（未知）67、用VERILOG或VHDL寫(xiě)一段代碼，實(shí)現(xiàn)消除一個(gè)glitch。（未知）68、一個(gè)狀態(tài)機(jī)的題目用verilog實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫(huà)的實(shí)在比較差，很容易誤解的）。（威盛VIA上海筆試試題）69、描述一個(gè)交通信號(hào)燈的設(shè)計(jì)。（仕蘭微電子）70、畫(huà)狀態(tài)機(jī)，接受1，2，5分錢(qián)的賣(mài)報(bào)機(jī)，

44、每份報(bào)紙5分錢(qián)。（揚(yáng)智電子筆試）71、設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣(mài)soda水的，只能投進(jìn)三種硬幣，要正確的找回錢(qián)數(shù)。（1）畫(huà)出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的要求。（未知）72、設(shè)計(jì)一個(gè)自動(dòng)飲料售賣(mài)機(jī)，飲料10分錢(qián)，硬幣有5分和10分兩種，并考慮找零：（1）畫(huà)出fsm（有限狀態(tài)機(jī)）；（2）用verilog編程，語(yǔ)法要符合fpga設(shè)計(jì)的要求；（3）設(shè)計(jì)工程中可使用的工具及設(shè)計(jì)大致過(guò)程。（未知）73、畫(huà)出可以檢測(cè)10010串的狀態(tài)圖，并verilog實(shí)現(xiàn)之。（威盛）74、用FSM實(shí)現(xiàn)101101的序列檢測(cè)模塊。（南山之橋）a為輸入端，b為輸出端，如果a連續(xù)輸

45、入為1101則b輸出為1，否則為0。例如a：b：請(qǐng)畫(huà)出statemachine；請(qǐng)用RTL描述其statemachine。（未知）75、用verilog/vddl檢測(cè)stream中的特定字符串（分狀態(tài)用狀態(tài)機(jī)寫(xiě)）。（飛利浦大唐筆試）76、用verilog/vhdl寫(xiě)一個(gè)fifo控制器（包括空，滿(mǎn)，半滿(mǎn)信號(hào)）。（飛利浦大唐筆試）77、現(xiàn)有一用戶(hù)需要一種集成電路產(chǎn)品，要求該產(chǎn)品能夠?qū)崿F(xiàn)如下功能：y=lnx，其中，x為4位二進(jìn)制整數(shù)輸入信號(hào)。y為二進(jìn)制小數(shù)輸岀，要求保留兩位小數(shù)。電源電壓為35v假設(shè)公司接到該項(xiàng)目后，交由你來(lái)負(fù)責(zé)該產(chǎn)品的設(shè)計(jì)，試討論該產(chǎn)品的設(shè)計(jì)全程（仕蘭微電子）78、sram，fal

46、shmemory，及dram的區(qū)別？（新太硬件面試）79、給出單管DRAM的原理圖（西電版數(shù)字電子技術(shù)基礎(chǔ)作者楊頌華、馮毛官205頁(yè)圖9-14b），問(wèn)你有什么辦法提高refreshtime，總共有5個(gè)問(wèn)題，記不起來(lái)了。（降低溫度，增大電容存儲(chǔ)容量）（Infineon筆試）80、PleasedrawschematicofacommonSRAMcellwith6transistors,pointoutwhichnodescanstoredataandwhichnodeiswordlinecontrol?（威盛筆試題）81、名詞:sram,ssram,sdram名詞IRQ,BIOS,USB,VHDL

47、,SDRIRQ:InterruptReQuestBIOS:BasicInputOutputSystemUSB:UniversalSerialBusVHDL:VHICHardwareDescriptionLanguageSDR:SingleDataRate壓控振蕩器的英文縮寫(xiě)（VCO）。動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(xiě)（DRAM）。名詞解釋?zhuān)瑹o(wú)聊的外文縮寫(xiě)罷了，比如PCI、ECC、DDR、interrupt、pipeline、IRQ,BIOS,USB,VHDL,VLSIVCO（壓控振蕩器）RAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器），F(xiàn)IRIIRDFT（離散傅立葉變換）或者是中文的，比如：a量化誤差b.直方圖c.白平衡文章

48、引用自：系統(tǒng)分類(lèi)：自由話(huà)題用戶(hù)分類(lèi)：電子企業(yè)面試專(zhuān)題標(biāo)簽：面試技巧來(lái)源：轉(zhuǎn)貼發(fā)表評(píng)論閱讀全文（398）|回復(fù)（1）各大公司電子類(lèi)招聘題目精選發(fā)表于2007-1-1318:00:35IC設(shè)計(jì)基礎(chǔ)（流程、工藝、版圖、器件）1、我們公司的產(chǎn)品是集成電路，請(qǐng)描述一下你對(duì)集成電路的認(rèn)識(shí)，列舉一些與集成電路相關(guān)的內(nèi)容（如講清楚模擬、數(shù)字、雙極型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念）。（仕蘭微面試題目）2、FPGA和ASIC的概念，他們的區(qū)別。（未知）答案：FPGA是可編程ASICoASIC:專(zhuān)用集成電路，它是面向?qū)ｉT(mén)用途的電路，專(zhuān)門(mén)為一個(gè)用戶(hù)設(shè)計(jì)和制造的。根據(jù)一個(gè)用戶(hù)

49、的特定要求，能以低研制成本，短、交貨周期供貨的全定制，半定制集成電路。與門(mén)陣列等其它ASIC（ApplicationSpecificIC）相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線(xiàn)檢驗(yàn)等優(yōu)點(diǎn)3、什么叫做OTP片、掩膜片，兩者的區(qū)別何在？（仕蘭微面試題目）4、你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目）5、描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。（仕蘭微面試題目）6、簡(jiǎn)述FPGA等可編程邏輯器件設(shè)計(jì)流程。（仕蘭微面試題目）7、IC設(shè)計(jì)前端到后端的流程和eda工具。（未知）8從RTLsynthesis到tapeout之間的設(shè)計(jì)flo

50、w,并列出其中各步使用的tool.（未知）9、Asic的designflow。（威盛上海筆試試題）10、寫(xiě)出asic前期設(shè)計(jì)的流程和相應(yīng)的工具。（威盛）11、集成電路前段設(shè)計(jì)流程，寫(xiě)出相關(guān)的工具。（揚(yáng)智電子筆試）先介紹下IC開(kāi)發(fā)流程：1. ）代碼輸入（designinput）用vhdl或者是verilog語(yǔ)言來(lái)完成器件的功能描述，生成hdl代碼語(yǔ)言輸入工具：SUMMITVISUALHDLMENTORRENIOR圖形輸入:composer（cadence）;viewlogic（viewdraw）電路仿真（circuitsimulation）將vhd代碼進(jìn)行先前邏輯仿真，驗(yàn)證功能描述是否正確數(shù)字電

51、路仿真工具：Verolog：CADENCEVerolig-XLSYNOPSYSVCSMENTORModle-simVHDL:CADENCENC-vhdlSYNOPSYSVSSMENTORModle-sim模擬電路仿真工具：*ANTIHSpicepspice，spectremicromicrowave:eesoft:hp）邏輯綜合（synthesistools）邏輯綜合工具可以將設(shè)計(jì)思想vhd代碼轉(zhuǎn)化成對(duì)應(yīng)一定工藝手段的門(mén)級(jí)電路；將初級(jí)仿真中所沒(méi)有考慮的門(mén)沿（gatesdelay）反標(biāo)到生成的門(mén)級(jí)網(wǎng)表中，返回電路仿真階段進(jìn)行再仿真。最終仿真結(jié)果生成的網(wǎng)表稱(chēng)為物理網(wǎng)表。12、請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整

52、個(gè)流程？（仕蘭微面試題目）13、是否接觸過(guò)自動(dòng)布局布線(xiàn)？請(qǐng)說(shuō)出一兩種工具軟件。自動(dòng)布局布線(xiàn)需要哪些基本元素？（仕蘭微面試題目）14、描述你對(duì)集成電路工藝的認(rèn)識(shí)。（仕蘭微面試題目）15、列舉幾種集成電路典型工藝。工藝上常提到0.25，0.18指的是什么？（仕蘭微面試題目）16、請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。（仕蘭微面試題目）17、半導(dǎo)體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目）18、描述CMOS電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微面試題目）19、解釋latch-up現(xiàn)象和Antennaeffect和其預(yù)防措施.（未知）20、什么叫Latchup?（科廣試題）21、什么叫窄溝效應(yīng)?（科廣試

53、題）22、什么是NMOS、PMOS、CMOS?什么是增強(qiáng)型、耗盡型？什么是PNP、NPN?他們有什么差別？（仕蘭微面試題目）23、硅柵COMS工藝中N阱中做的是P管還是N管，N阱的阱電位的連接有什么要求？（仕蘭微面試題目）24、畫(huà)出CMOS晶體管的CROSS-OVER圖（應(yīng)該是縱剖面圖），給出所有可能的傳輸特性和轉(zhuǎn)移特性。（Infineon筆試試題）25、以interver為例，寫(xiě)出N阱CMOS的process流程，并畫(huà)出剖面圖。（科廣試題）26、Pleaseexplainhowwedescribetheresistanceinsemiconductor.Comparetheresistanc

54、eofametal，polyanddiffusionintranditionalCMOSprocess.（威盛筆試題）27、說(shuō)明mos一半工作在什么區(qū)。（凹凸的題目和面試）28、畫(huà)p-bulk的nmos截面圖。（凹凸的題目和面試）29、寫(xiě)schematicnote（？），越多越好。（凹凸的題目和面試）30、寄生效應(yīng)在ic設(shè)計(jì)中怎樣加以克服和利用。（未知）31、太底層的MOS管物理特性感覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢恚酵茖?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。IC設(shè)計(jì)的話(huà)需要熟悉的軟件：Cadence，Synopsys，Avant，UNIX當(dāng)然也要大概會(huì)操作。32、unix命令c

55、p-r,rm,uname。（揚(yáng)智電子筆試）單片機(jī)、MCU、計(jì)算機(jī)原理1、簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流流向。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（仕蘭微面試題目）2、畫(huà)出8031與2716（2K*8ROM）的連線(xiàn)圖，要求采用三-八譯碼器，8031的P2.5,P2.4和P2.3參加譯碼，基本地址范圍為3000H-3FFFH。該2716有沒(méi)有重疊地址？根據(jù)是什么？若有，則寫(xiě)出每片2716的重疊地址范圍。（仕蘭微面試題目）3、用8051設(shè)計(jì)一個(gè)帶一個(gè)8*16鍵盤(pán)加驅(qū)動(dòng)八個(gè)數(shù)碼管（共陽(yáng)）的原理圖。（仕蘭微面試題目）4、PCI總線(xiàn)的含義是什么？PCI總線(xiàn)的主要特點(diǎn)是

56、什么？（仕蘭微面試題目）5、中斷的概念？簡(jiǎn)述中斷的過(guò)程。（仕蘭微面試題目）6、如單片機(jī)中斷幾個(gè)/類(lèi)型，編中斷程序注意什么問(wèn)題；（未知）7、要用一個(gè)開(kāi)環(huán)脈沖調(diào)速系統(tǒng)來(lái)控制直流電動(dòng)機(jī)的轉(zhuǎn)速，程序由8051完成。簡(jiǎn)單原理如下：由P3.4輸出脈沖的占空比來(lái)控制轉(zhuǎn)速，占空比越大，轉(zhuǎn)速越快；而占空比由K7-K0八個(gè)開(kāi)關(guān)來(lái)設(shè)置，直接與P1口相連（開(kāi)關(guān)撥到下方時(shí)為"0"，撥到上方時(shí)為"1"，組成一個(gè)八位二進(jìn)制數(shù)N），要求占空比為N/256。（仕蘭微面試題目）下面程序用計(jì)數(shù)法來(lái)實(shí)現(xiàn)這一功能，請(qǐng)將空余部分添完整。MOVP1，#0FFHLOOP1：MOVR4，#0FFHMOV

57、R3，#00HLOOP2：MOVA，P1SUBBA，R3JNZSKP1SKP1：MOVC，70HMOVP3.4，CACALLDELAY：此延時(shí)子程序略AJMPLOOP18、單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題）9、WhatisPCChipset?（揚(yáng)智電子筆試）芯片組（Chipset）是主板的核心組成部分，按照在主板上的排列位置的不同，通常分為北橋芯片和南橋芯片。北橋芯片提供對(duì)CPU的類(lèi)型和主頻、內(nèi)存的類(lèi)型和最大容量ISA/PCI/AGP插槽、ECC糾錯(cuò)等支持。南橋芯片則提供對(duì)KBC（鍵盤(pán)控制器）、RTC（實(shí)時(shí)時(shí)鐘控制器）、USB（通用串行總線(xiàn)）、UltraDMA/33（66）EIDE數(shù)據(jù)傳輸方式和ACPI（高級(jí)能源管理）等的支持。其中北橋芯片起著主導(dǎo)性的作用，也稱(chēng)為主橋（HostBridge）。除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線(xiàn)架構(gòu)發(fā)展，Intel的8xx系列芯片組就是這類(lèi)芯片組的代表，它將一些子系統(tǒng)如IDE接口、音效、MODEM和USB直接接入主芯片，能夠提供比PCI總線(xiàn)寬一倍的帶寬，達(dá)到了266MB/s。