第5章常用時(shí)序邏輯電路及MSI時(shí)序電路模塊的應(yīng)用-1

1、第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1 計(jì)數(shù)器計(jì)數(shù)器 5.2 寄存器寄存器 5.3 移位寄存器型計(jì)數(shù)器移位寄存器型計(jì)數(shù)器第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1 計(jì)計(jì) 數(shù)數(shù) 器器 計(jì)數(shù)器是一種用途非常廣泛的時(shí)序邏輯電路,它不僅可以對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù),還可以用在定時(shí)、分頻、信號(hào)產(chǎn)生等邏輯電路中。 計(jì)數(shù)器的種類很多,根據(jù)它們的不同特點(diǎn),可以將計(jì)數(shù)器分成不同的類型。典型的分類方法有

2、如下幾種:第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 (1)按計(jì)數(shù)器中觸發(fā)器狀態(tài)的更新是否同步可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。在同步計(jì)數(shù)器中,所有要更新狀態(tài)的觸發(fā)器都是同時(shí)動(dòng)作的;在異步計(jì)數(shù)器中,并非所有要更新狀態(tài)的觸發(fā)器都是同時(shí)動(dòng)作的。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 (2)按計(jì)數(shù)進(jìn)制可分為二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和N進(jìn)制計(jì)數(shù)器。 按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)的電路稱為二進(jìn)制計(jì)數(shù)器。在計(jì)數(shù)器中,被用來(lái)計(jì)數(shù)的狀態(tài)組合的個(gè)數(shù)稱為計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度,或稱為計(jì)數(shù)器的模。在二進(jìn)制計(jì)

3、數(shù)器中,觸發(fā)器的所有狀態(tài)組合都被用來(lái)計(jì)數(shù),因此,n位二進(jìn)制計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度為2n。 按照十進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)的電路稱為十進(jìn)制計(jì)數(shù)器。在十進(jìn)制計(jì)數(shù)器中,只有十個(gè)狀態(tài)組合被用來(lái)計(jì)數(shù),十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度為10。 按照N進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)的電路稱為N進(jìn)制計(jì)數(shù)器。在N進(jìn)制計(jì)數(shù)器中,有N個(gè)狀態(tài)組合被用來(lái)計(jì)數(shù),N進(jìn)制計(jì)數(shù)器的計(jì)數(shù)長(zhǎng)度為N。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 (3)按計(jì)數(shù)過(guò)程中的增減規(guī)律可以分為加法計(jì)數(shù)器、減法計(jì)數(shù)器和可逆計(jì)數(shù)器。按照遞增規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行計(jì)數(shù)的電路,稱為加法計(jì)數(shù)器；按照遞減規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行

4、計(jì)數(shù)的電路,稱為減法計(jì)數(shù)器。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1.1 同步計(jì)數(shù)器同步計(jì)數(shù)器 1.同步二進(jìn)制加法計(jì)數(shù)器同步二進(jìn)制加法計(jì)數(shù)器 按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞增計(jì)數(shù)的同步電路稱為同步二進(jìn)制加法計(jì)數(shù)器。圖51所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的四位同步二進(jìn)制加法計(jì)數(shù)器。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖51 四位同步二進(jìn)制加法計(jì)數(shù)器第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖可以寫出電路

5、的方程如下:時(shí)鐘方程: CP0=CP1=CP2=CP3=CP輸出方程:驅(qū)動(dòng)方程: nnnn3210CQ Q Q Q00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 將驅(qū)動(dòng)方程代入JK觸發(fā)器的特性方程 中,得到各個(gè)觸發(fā)器的狀態(tài)方程為nn+1n Q=JQ +KQnn 100nnn 1nnnn1010101nn 1nnnnnnnn2210102102nn 1nnnnnnnnnnn3321021032103QQQQ QQ QQQQQ Q QQ Q Q(Q Q )QQQ Q Q Q

6、Q Q Q Q(Q Q Q )Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 以上狀態(tài)方程在各個(gè)觸發(fā)器的時(shí)鐘信號(hào)有效時(shí)成立。由圖51可以看到,各個(gè)觸發(fā)器的時(shí)鐘信號(hào)都連接在CP上,而且四個(gè)觸發(fā)器都是下降沿動(dòng)作的,這是一個(gè)同步電路，因此,以上狀態(tài)方程在CP的下降沿到來(lái)時(shí)同時(shí)成立。 根據(jù)狀態(tài)方程進(jìn)行計(jì)算,列出電路的狀態(tài)轉(zhuǎn)換表如表51所示。根據(jù)表51,畫出狀態(tài)轉(zhuǎn)換圖如圖52所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖52 圖51所示四位同步二進(jìn)制加法計(jì)數(shù)器 的狀態(tài)轉(zhuǎn)換圖第第5章章 常用時(shí)序

7、邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表51 圖51所示四位同步二進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 從狀態(tài)轉(zhuǎn)換圖可以清楚地看到,從任一狀態(tài)開始,經(jīng)過(guò)輸入16（24）個(gè)有效的CP信號(hào)（下降沿）后,計(jì)數(shù)器返回到原來(lái)的狀態(tài)。如果初始狀態(tài)為0000,則在第15個(gè)CP下降沿到來(lái)后,輸出C變?yōu)?;在第16個(gè)CP下降沿到來(lái)后,輸出C由1變?yōu)??？梢岳肅的這一下降沿作為向高位計(jì)數(shù)器的進(jìn)位信號(hào)。 圖53所示是該四位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序

8、邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖53 圖51所示四位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 從時(shí)序圖中我們看到,各個(gè)觸發(fā)器的輸出Q0、Q1、Q2和Q3的頻率分別為時(shí)鐘信號(hào)頻率的1/2、1/4、1/8和1/16,可見計(jì)數(shù)器具有分頻功能。 在圖51所示電路中,各個(gè)JK觸發(fā)器都接成T觸發(fā)器的形式。用T觸發(fā)器構(gòu)造m位同步二進(jìn)制加法計(jì)數(shù)器的連接規(guī)律為0i 1nijj 0T1TQ(i1,2,m1)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用

9、 2. 同步二進(jìn)制減法計(jì)數(shù)器同步二進(jìn)制減法計(jì)數(shù)器 按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞減計(jì)數(shù)的同步電路稱為同步二進(jìn)制減法計(jì)數(shù)器。用T觸發(fā)器構(gòu)造m位同步二進(jìn)制減法計(jì)數(shù)器的連接規(guī)律為0i 1njij 0T1TQ(i1,2,m1)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖54所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的四位同步二進(jìn)制減法計(jì)數(shù)器。圖54和圖51相同之處是將JK觸發(fā)器接成T觸發(fā)器的形式,不同之處是觸發(fā)器驅(qū)動(dòng)信號(hào)及輸出信號(hào)的連接規(guī)律,即由接到Q端改為接到 端。Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)

10、用時(shí)序電路模塊的應(yīng)用 圖54 四位同步二進(jìn)制減法計(jì)數(shù)器CP0J0K0Q00QCP1J1K1Q11QCP2J2K2Q22QCP&1&CP3J3K3Q33Q&B第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖54所示電路的方程為時(shí)鐘方程: CP0=CP1=CP2=CP3=CP輸出方程:nnnn3210BQ Q Q Q驅(qū)動(dòng)方程: 00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 狀態(tài)方程: nn 100

11、nnnnn 101010nnnn 1nnn1020102nnnnn 1nnnn210302103QQQQ QQ QQQ Q Q(QQ )QQQ Q Q Q(QQQ )Q 利用狀態(tài)方程進(jìn)行計(jì)算,列出計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表如表52所示。圖55所示為該計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表52 圖54所示四位同步二進(jìn)制減法計(jì)數(shù)器 的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖55 圖54所示四位同步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖 第第5章章 常用時(shí)序邏輯電路及

12、常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖55表明,從任一狀態(tài)開始,經(jīng)過(guò)輸入16（24）個(gè)有效的CP信號(hào)（下降沿）后,計(jì)數(shù)器將返回到原來(lái)的狀態(tài)。如果初始狀態(tài)為0000,此時(shí)輸出B為1,則在第一個(gè)CP下降沿到來(lái)后,輸出B由1變?yōu)??？梢岳肂的這一下降沿作為向高位計(jì)數(shù)器的借位信號(hào)。圖54所示電路的時(shí)序圖如圖56所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖56 圖54所示四位同步二進(jìn)制減法 計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 3. 同

13、步二進(jìn)制加同步二進(jìn)制加/減可逆計(jì)數(shù)器減可逆計(jì)數(shù)器 將圖51所示的同步二進(jìn)制加法計(jì)數(shù)器和圖54所示的同步二進(jìn)制減法計(jì)數(shù)器合并,同時(shí)加上加/減控制信號(hào),可以構(gòu)成同步二進(jìn)制加/減可逆計(jì)數(shù)器,如圖57所示。00nn0110nnnn102210nnnnnn21033210JK1JKU/DQU/DQJKU/DQ QU/DQ QJKU/DQ Q QU/DQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖57 四位同步二進(jìn)制加/減可逆計(jì)數(shù)器第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 輸出方程為 n

14、nnnnnnn32133213C/BU/DQ Q Q QU/DQ Q Q Q 現(xiàn)在我們對(duì) 信號(hào)分兩種情況進(jìn)行討論:當(dāng) =0時(shí),輸出方程為U/DU/Dnnnn3210C/BQ Q Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 驅(qū)動(dòng)方程為00n110nn2210nnn33210JK1JKQJKQ QJKQ Q Q 上述方程和圖51所示電路的輸出方程及驅(qū)動(dòng)方程相同?？梢姰?dāng)U/D=0時(shí),圖57所示電路實(shí)現(xiàn)四位同步二進(jìn)制加法計(jì)數(shù)器的功能。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 當(dāng) 時(shí),輸出

15、方程為 U/D=1nnnn3210C/BQ Q Q Q驅(qū)動(dòng)方程為 00n011nn1022nnn21033JK1JKQJKQ QJKQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 上述方程和圖54所示電路的輸出方程及驅(qū)動(dòng)方程相同。因此當(dāng) 時(shí),圖57所示電路實(shí)現(xiàn)四位同步二進(jìn)制減法計(jì)數(shù)器的功能。 圖58為四位同步二進(jìn)制加/減可逆計(jì)數(shù)器的時(shí)序圖。 U/D=1第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖58 圖57所示四位同步二進(jìn)制加/減可逆計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常

16、用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 4.同步十進(jìn)制加法計(jì)數(shù)器同步十進(jìn)制加法計(jì)數(shù)器 按照十進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞增計(jì)數(shù)的同步電路稱為同步十進(jìn)制加法計(jì)數(shù)器。圖59所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的同步十進(jìn)制加法計(jì)數(shù)器。表53是電路的狀態(tài)轉(zhuǎn)換表,圖510為狀態(tài)轉(zhuǎn)換圖。圖511所示是初始狀態(tài)為0000時(shí)的時(shí)序圖。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖59 同步十進(jìn)制加法計(jì)數(shù)器 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖510 狀態(tài)轉(zhuǎn)換圖第第

17、5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 從圖59中可以得到: 時(shí)鐘方程: CP0=CP1=CP2=CP3=CP 輸出方程: nn30CQ Q驅(qū)動(dòng)方程:00nn3110nn2210nnnnn3321030JK1JKQ QJKQ QJKQ Q QQ Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 狀態(tài)方程:nn 100nn 1nn3101n 1nnn2102n 1nnnnnn3210303QQQ(Q Q )QQ(Q Q )QQ(Q Q QQ Q )Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電

18、路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表53 圖59所示同步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖511 圖59所示同步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5. 同步十進(jìn)制減法計(jì)數(shù)器同步十進(jìn)制減法計(jì)數(shù)器 按照十進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞減計(jì)數(shù)的同步電路稱為同步十進(jìn)制減法計(jì)數(shù)器。圖512所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的同步十進(jìn)制減法計(jì)數(shù)器。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIM

19、SI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖圖512 同步十進(jìn)制減法計(jì)數(shù)同步十進(jìn)制減法計(jì)數(shù)器器第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖可以寫出如下方程: 時(shí)鐘方程: CP0=CP1=CP2=CP3=CP 輸出方程:nnnn3210BQ Q Q Q驅(qū)動(dòng)方程: 00nnnn012311nnnnn1012322nnn21033JK1JKQ Q Q QJKQ Q Q Q QJKQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 狀態(tài)方程: nn 100nnnnn 1n012311nnn

20、nnn 1n0112322nnnn 1n21033QQQ(Q Q Q Q )QQ(Q Q Q Q Q )QQ(Q Q Q )Q 表54和圖513所示分別為該同步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖。當(dāng)初始狀態(tài)為0000時(shí),時(shí)序圖如圖514所示。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表54 圖512所示同步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖513 圖512所示同步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及

21、MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖514 圖512所示同步十進(jìn)制減法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 6.同步十進(jìn)制可逆計(jì)數(shù)器同步十進(jìn)制可逆計(jì)數(shù)器 將圖59所示的同步十進(jìn)制加法計(jì)數(shù)器和圖512所示的同步十進(jìn)制減法計(jì)數(shù)器合并,同時(shí)加上加/減控制信號(hào),可以構(gòu)成十進(jìn)制加/減可逆計(jì)數(shù)器,如圖515所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖515 同步十進(jìn)制加/減可逆計(jì)數(shù)器 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊

22、的應(yīng)用時(shí)序電路模塊的應(yīng)用 當(dāng) 時(shí),時(shí)鐘方程為 CP0=CP1=CP2=CP3=CP輸出方程為 驅(qū)動(dòng)方程為U/D=0nnnn3210B=Q Q Q Q00nn3110nn2210nnnnn3321030JK1JKQ QJKQ QJKQ Q QQ Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 上述方程和圖59所示電路的方程相同。因此,當(dāng) 時(shí),圖5-15所示邏輯電路實(shí)現(xiàn)同步十進(jìn)制加法計(jì)數(shù)器的功能。 當(dāng) 時(shí),時(shí)鐘方程為 CP0=CP1=CP2=CP3=CP輸出方程為U/D=0U/D=0nnnn3210BQ Q Q Q第第5章章 常用時(shí)序邏輯電路及常

23、用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 上述方程和圖512所示電路的方程相同。也就是說(shuō),當(dāng) 時(shí),圖515所示邏輯電路實(shí)現(xiàn)同步十進(jìn)制減法計(jì)數(shù)器的功能。 圖516所示為電路的時(shí)序圖。 U/D=100nnnn012311nnnnn1012322nnn21033JK1JKQ Q Q QJKQ Q Q Q QJKQ Q Q第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖516 圖515所示同步十進(jìn)制加/減可逆計(jì)數(shù)器的時(shí)序圖 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1

24、.2 異步計(jì)數(shù)器異步計(jì)數(shù)器 1.異步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器 按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞增計(jì)數(shù)的異步電路稱為異步二進(jìn)制加法計(jì)數(shù)器。圖517所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的四位異步二進(jìn)制加法計(jì)數(shù)器。 圖517所示計(jì)數(shù)器的各類方程如下。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖517 四位異步二進(jìn)制加法計(jì)數(shù)器 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖517所示計(jì)數(shù)器的各類方程如下。時(shí)鐘方程: CP0=CP,CP1=Q0,CP2=Q1,CP3=Q2輸出

25、方程: C=Qn3Qn2Qn1Qn0驅(qū)動(dòng)方程: J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1狀態(tài)方程:第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 CP0(即CP)為下降沿時(shí) CP1(即Q0）為下降沿時(shí) CP2(即Q1)為下降沿時(shí) CP3(即Q2）為下降沿時(shí) nn 100nn 111nn 122nn 133QQQQQQQQ第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖5-17中可以看出，只有當(dāng)CP為下降沿時(shí)，Q0 由1變?yōu)?時(shí),Q1才可能變化;只有當(dāng)Q1由1變?yōu)?時(shí),Q

26、2才可能變化;只有當(dāng)Q2由1變?yōu)?時(shí),Q3才可能變化。因此,愈往后面,觸發(fā)器狀態(tài)發(fā)生變化經(jīng)過(guò)的延時(shí)愈長(zhǎng)。表55所示是計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表,表中的時(shí)鐘條件欄列出了各個(gè)時(shí)鐘信號(hào)有效與否,表示下降沿。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表55 圖517所示四位異步二進(jìn)制加法計(jì)數(shù)器 的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖和時(shí)序圖分別如圖518和圖519所示。在圖5-19中,為了簡(jiǎn)單起見,忽略各個(gè)觸發(fā)器狀態(tài)變化的延時(shí)?？梢钥吹?此時(shí)異步二進(jìn)制加法計(jì)數(shù)器的

27、時(shí)序圖和圖5-2所示的同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖相同。實(shí)際上,如果考慮延時(shí),兩者的時(shí)序圖是有所差別的。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖518 圖517所示四位異步二進(jìn)制加法 計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖519 圖517所示四位異步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 2.異步二進(jìn)制減法計(jì)數(shù)器異步二進(jìn)制減法計(jì)數(shù)器 按照二進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞減計(jì)數(shù)的

28、異步電路稱為異步二進(jìn)制減法計(jì)數(shù)器。圖520所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的四位異步二進(jìn)制減法計(jì)數(shù)器。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖520 四位異步二進(jìn)制減法計(jì)數(shù)器 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖520所示電路,我們可以寫出下列方程:時(shí)鐘方程:輸出方程:0120123CP =CP,CP =Q ,CP =Q ,CP =Qnnnn3210BQ Q Q Q驅(qū)動(dòng)方程: J0=K0=1,J1=K1=1,J2=K2=1,J3=K3=1第第5章章 常用時(shí)序邏

29、輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 狀態(tài)方程: CP0(即CP)為下降沿時(shí)CP1(即Q0)為下降沿時(shí)CP2(即 )為下降沿時(shí)CP3(即 )為下降沿時(shí) 1Q2Qnn 100nn 111nn 122nn 133QQQQQQQQ第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖520中可以看出,只有當(dāng)CP為下降沿時(shí),Q0才可能變化;只有當(dāng)Q0由1變?yōu)?時(shí),Q1才可能變化;只有當(dāng)Q1由1變?yōu)?時(shí),Q2才可能變化;只有當(dāng)Q2由1變?yōu)?時(shí),Q3才可能變化。 表56所示是它的狀態(tài)轉(zhuǎn)換表。狀態(tài)轉(zhuǎn)換圖和時(shí)序圖分別如圖52

30、1和圖522所示。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表56 圖520所示四位異步二進(jìn)制減法 計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖521 圖520所示四位異步二進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖522 圖520所示四位異步二進(jìn)制減法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 3.異步十進(jìn)制加法

31、計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器 按照十進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞增計(jì)數(shù)的異步電路稱為異步十進(jìn)制加法計(jì)數(shù)器。圖523所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的異步十進(jìn)制加法計(jì)數(shù)器。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖523 異步十進(jìn)制加法計(jì)數(shù)器第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖523所示電路的方程如下：時(shí)鐘方程: CP0=CP,CP1=Q0,CP2=Q1,CP3=Q0輸出方程: C=Qn3Qn0驅(qū)動(dòng)方程:00n31122nn3213JK1JQ ,K1JK1JQ Q ,K

32、1第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 CP0(即CP)為下降沿時(shí) CP1(即Q0)為下降沿時(shí) CP2(即Q1)為下降沿時(shí) CP3(即Q0)為下降沿時(shí) nn 100nnn 1311nn 122nn 1nn3321QQQQ QQQQQ Q Q 根據(jù)以上方程,可以得出圖523所示電路的狀態(tài)轉(zhuǎn)換表和狀態(tài)轉(zhuǎn)換圖,分別如表57和圖524所示。圖525所示是初始狀態(tài)為0000時(shí)的時(shí)序圖。裝態(tài)方程：第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖524 圖523所示異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖

33、第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖525 圖523所示異步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表57 圖523所示異步十進(jìn)制加法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 4.異步十進(jìn)制減法計(jì)數(shù)器異步十進(jìn)制減法計(jì)數(shù)器 按照十進(jìn)制數(shù)規(guī)律對(duì)時(shí)鐘脈沖進(jìn)行遞減計(jì)數(shù)的異步電路稱為異步十進(jìn)制減法計(jì)數(shù)器。圖526所示電路是由四個(gè)下降沿動(dòng)作的JK觸發(fā)器構(gòu)成的異步十進(jìn)制減法計(jì)數(shù)器。第第5章

34、章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖526 異步十進(jìn)制減法計(jì)數(shù)器 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由圖526可以得到以下方程: 時(shí)鐘方程: 輸出方程:0100123CP =CP,CP =Q ,CP =Q ,CP =Q00nn123122nn2133JK1JQQ ,K1JK1JQ Q ,K1nnnn3210BQ Q Q Q驅(qū)動(dòng)方程: 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 狀態(tài)方程: CP0(即CP)為下降沿時(shí)CP1(

35、即 )為下降沿時(shí)CP2(即 )為下降沿時(shí)CP3(即 )為下降沿時(shí)0Q1Q2Qnn 100nn 1nn1123nn 122nnnn 13213QQQ(QQ )QQQQQ Q Q 表58所示是電路的狀態(tài)轉(zhuǎn)換表;圖527是它的狀態(tài)轉(zhuǎn)換圖;圖5 28是初始狀態(tài)為0000時(shí)的時(shí)序圖。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖527 圖526所示異步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖528 圖526所示異步十進(jìn)制減法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏

36、輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表58 圖526所示異步十進(jìn)制減法計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 5.1.3 MSI計(jì)數(shù)器模塊及應(yīng)用計(jì)數(shù)器模塊及應(yīng)用 1.74163MSI計(jì)數(shù)器模塊計(jì)數(shù)器模塊 74163是中規(guī)模集成四位同步二進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是015。它具有同步置數(shù)、同步清零、保持和二進(jìn)制加法計(jì)數(shù)等邏輯功能。圖529（a）和（b）分別是它的國(guó)標(biāo)符號(hào)和慣用模塊符號(hào);表59為功能表;圖530是它的時(shí)序圖。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)

37、序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖529 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器 （a）國(guó)標(biāo)符號(hào);（b）慣用模塊符號(hào)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表59 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器功能表第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖530 74163MSI四位同步二進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 在圖529中,CLK是時(shí)鐘脈沖輸入端,上升沿有效; 是低電平有效的同步清

38、零輸入端; 是低電平有效的同步置數(shù)輸入端;EP和ET是兩個(gè)使能輸入端;D0、D1、D2、D3是并行數(shù)據(jù)輸入端;Q0、Q1、Q2、Q3是計(jì)數(shù)器狀態(tài)輸出端;CO是進(jìn)位信號(hào)輸出端,當(dāng)計(jì)數(shù)到1111狀態(tài)時(shí),CO為1。CLRLD第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表59所示的功能表中列出了74163的工作模式： 當(dāng) ,CLK上升沿到來(lái)時(shí),計(jì)數(shù)器的四個(gè)輸出端被同步清零。 當(dāng) ,CLK上升沿到來(lái)時(shí),計(jì)數(shù)器的四個(gè)輸出端被同步置數(shù)。 當(dāng) 、EP=0、ET=1,CLK上升沿到來(lái)時(shí),計(jì)數(shù)器的四個(gè)輸出端保持不變,CO輸出端也保持不變。CLR=0CLR=1

39、LD=0、CLR=1 LD=1、第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 當(dāng) 、ET=0,CLK上升沿到來(lái)時(shí),計(jì)數(shù)器的四個(gè)輸出端保持不變,CO輸出端被置零。 當(dāng) 、EP=1、ET=1,CLK上升沿到來(lái)時(shí),電路按二進(jìn)制加法計(jì)數(shù)方式工作。CLR=1 LD=1、CLR=1 LD=1、第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 2. 74160MSI計(jì)數(shù)器模塊計(jì)數(shù)器模塊 74160是中規(guī)模集成8421BCD碼同步十進(jìn)制加法計(jì)數(shù)器,計(jì)數(shù)范圍是09。它具有同步置數(shù)、異步清零、保持和十進(jìn)制加法計(jì)數(shù)等

40、邏輯功能。74160的國(guó)標(biāo)符號(hào)和慣用模塊符號(hào)分別如圖531（a）和（b）所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖531 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器 （a）國(guó)標(biāo)符號(hào);（b）慣用模塊符號(hào)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 74160的 是低電平有效的異步清零輸入端,它通過(guò)各個(gè)觸發(fā)器的異步復(fù)位端將計(jì)數(shù)器清零,不受時(shí)鐘信號(hào)CLK的控制。74160其他輸入、輸出端的功能和用法和74163的對(duì)應(yīng)端相同。 表510是74160的功能表,它和表59所示的74163功能表

41、基本相同。不同之處為:74160是異步清零而74163為同步清零;74160是十進(jìn)制計(jì)數(shù)而74163為二進(jìn)制計(jì)數(shù)。74160的時(shí)序圖如圖532所示。 CLR第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表510 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器功能表 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖532 74160MSI四位同步十進(jìn)制加法計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 3. 74191MSI計(jì)數(shù)器模塊計(jì)

42、數(shù)器模塊 74191是中規(guī)模集成四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器,計(jì)數(shù)范圍是015。它具有異步置數(shù)、保持、二進(jìn)制加法計(jì)數(shù)和二進(jìn)制減法計(jì)數(shù)等邏輯功能。圖533（a）和（b）分別是它的國(guó)標(biāo)符號(hào)和慣用模塊符號(hào)。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖533 74191MSI四位單時(shí)鐘同步二進(jìn)制加/減可逆計(jì)數(shù)器 （a）國(guó)標(biāo)符號(hào);（b）慣用模塊符號(hào)第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 LD是低電平有效的異步置數(shù)控制端。 是使能輸入端,低電平有效。 /D是加/減控制端,當(dāng)U/D=0

43、時(shí),作加法計(jì)數(shù);當(dāng)U/D=1時(shí),作減法計(jì)數(shù)。C/B是進(jìn)位/借位輸出端,計(jì)數(shù)器作加法計(jì)數(shù)且Q3Q2Q1Q0=1111時(shí),C/B=1,表示有進(jìn)位輸出;計(jì)數(shù)器作減法計(jì)數(shù)且Q3Q2Q1Q0 =0000時(shí),C/B=1,表示有借位輸出。 是串行時(shí)鐘輸出端,用于多個(gè)芯片的級(jí)聯(lián)擴(kuò)展,在計(jì)數(shù)工作模式（ =0）下,當(dāng)C/B=1時(shí), 與計(jì)數(shù)脈沖相同。表511為74191的功能表;圖534是它的時(shí)序圖。 SURCSRC第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 表511 74191MSI四位單時(shí)鐘同步二進(jìn)制加/減 可逆計(jì)數(shù)器功能表 第第5章章 常用時(shí)序邏輯電路及常

44、用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖534 74191MSI四位單時(shí)鐘同步二進(jìn)制 加/減可逆計(jì)數(shù)器的時(shí)序圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 4.用用MSI計(jì)數(shù)器模塊構(gòu)成任意進(jìn)制計(jì)數(shù)器計(jì)數(shù)器模塊構(gòu)成任意進(jìn)制計(jì)數(shù)器 利用MSI計(jì)數(shù)器模塊的清零端和置數(shù)端,結(jié)合MSI計(jì)數(shù)器模塊的串接,可以構(gòu)成任意進(jìn)制的計(jì)數(shù)器。假設(shè)已有N進(jìn)制的計(jì)數(shù)器模塊,要構(gòu)造M進(jìn)制的計(jì)數(shù)器,當(dāng)NM時(shí),只用一個(gè)MSI計(jì)數(shù)器模塊即可;當(dāng)NM時(shí),必須要用多個(gè)MSI計(jì)數(shù)器模塊進(jìn)行串接。下面分別來(lái)討論這兩種情況。第第5章章 常用時(shí)序邏輯電路及常用時(shí)

45、序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 1) 已有計(jì)數(shù)器的模N大于要構(gòu)造計(jì)數(shù)器的模M 當(dāng)已有計(jì)數(shù)器的模N大于要構(gòu)造計(jì)數(shù)器的模M時(shí),要設(shè)法讓計(jì)數(shù)器繞過(guò)其中的N-M 個(gè)狀態(tài),提前完成計(jì)數(shù)循環(huán),實(shí)現(xiàn)的方法有清零法和置數(shù)法。清零法是在計(jì)數(shù)器尚未完成計(jì)數(shù)循環(huán)之前,使其清零端有效,讓計(jì)數(shù)器提前回到全0狀態(tài)。 置數(shù)法是在計(jì)數(shù)器計(jì)數(shù)到某個(gè)狀態(tài)時(shí),給它置入一個(gè)新的狀態(tài),從而繞過(guò)若干個(gè)狀態(tài)。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 計(jì)數(shù)器模塊的清零和置數(shù)功能有同步和異步兩種不同的方式,相應(yīng)的轉(zhuǎn)換電路也有所不同。 要讓計(jì)數(shù)器繞過(guò)SM狀態(tài)

46、而從SM-1 狀態(tài)轉(zhuǎn)到另一個(gè)狀態(tài)時(shí),如果是同步清零或同步置數(shù)方式,就要在SM-1 狀態(tài)時(shí)使計(jì)數(shù)器的同步清零端或同步置數(shù)端有效,這樣，在下一個(gè)計(jì)數(shù)脈沖到來(lái)時(shí),計(jì)數(shù)器轉(zhuǎn)為全0狀態(tài)或預(yù)置的狀態(tài)而非SM狀態(tài)，如果是異步清零或異步置數(shù)方式,則要在SM狀態(tài)時(shí)才使計(jì)數(shù)器的異步清零端或異步置數(shù)端有效,此時(shí)，計(jì)數(shù)器立即被清零或置數(shù),SM狀態(tài)只會(huì)維持很短的時(shí)間,不是一個(gè)穩(wěn)定的計(jì)數(shù)狀態(tài)。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 【例【例5.1】 用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器。 解解74163是具有同步清零和同步置數(shù)功能的四位二進(jìn)制加法計(jì)數(shù)器,它的計(jì)數(shù)循

47、環(huán)中包含16個(gè)狀態(tài),因此又稱十六進(jìn)制計(jì)數(shù)器。用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器就是要提前一個(gè)狀態(tài)結(jié)束計(jì)數(shù)循環(huán),使?fàn)顟B(tài)1110的下一個(gè)狀態(tài)改為0000而非原來(lái)的1111,如圖535 所示。 第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖535 十六進(jìn)制加法轉(zhuǎn)換為十五進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 由于74163同時(shí)具有清零和置數(shù)功能,因此既可以采用清零法也可以采用置數(shù)法。 如果采用清零法,當(dāng)狀態(tài)為1110時(shí),要使74163的同步清零輸入端CLR變?yōu)榈碗娖?/p>

48、,當(dāng)下一個(gè)脈沖到來(lái)時(shí),計(jì)數(shù)器被清零,回到0000狀態(tài)。此時(shí)，清零輸入端CLR變回高電平,計(jì)數(shù)器又回到計(jì)數(shù)工作模式重新開始計(jì)數(shù)。用清零法將74163構(gòu)造成十五進(jìn)制加法計(jì)數(shù)器的電路連接圖如圖536（a）所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 如果采用置數(shù)法,當(dāng)狀態(tài)為1110時(shí),要使74163的同步置數(shù)輸入端LD變?yōu)榈碗娖?并行數(shù)據(jù)輸入端D0、D1、D2、D3都接0,當(dāng)下一個(gè)脈沖到來(lái)時(shí),計(jì)數(shù)器被置為0000狀態(tài)。此時(shí)，置數(shù)輸入端LD變回高電平,計(jì)數(shù)器又回到計(jì)數(shù)工作模式重新開始計(jì)數(shù)。用置數(shù)法將74163構(gòu)造成十五進(jìn)制加法計(jì)數(shù)器的電路連接圖

49、如圖536（b）所示。第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖536 用74163構(gòu)造十五進(jìn)制加法計(jì)數(shù)器 （a）同步清零法;(b)同步置數(shù)法第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 【例【例5.2】 用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器。 解解:74160是具有異步清零和同步置數(shù)功能的十進(jìn)制加法計(jì)數(shù)器,它的計(jì)數(shù)循環(huán)中包含10個(gè)狀態(tài)。因此,用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器時(shí),要使它提前兩個(gè)狀態(tài)結(jié)束計(jì)數(shù)循環(huán),使?fàn)顟B(tài)0111的下一個(gè)狀態(tài)改為0000而非原來(lái)的1000,如圖537所示。 第第

50、5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖537 十進(jìn)制加法轉(zhuǎn)換為八進(jìn)制加法的狀態(tài)轉(zhuǎn)換示意圖第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 如果采用清零法,由于74160是異步清零,即當(dāng)清零輸入端 變?yōu)榈碗娖綍r(shí),計(jì)數(shù)器馬上被清零,回到0000狀態(tài),而無(wú)需等到下一個(gè)脈沖到來(lái)。因此,應(yīng)該在1000狀態(tài)而非0111狀態(tài)時(shí)使清零輸入端 為低電平。如果在0111狀態(tài)時(shí)清零輸入端 為低電平,則0111狀態(tài)只能維持很短的時(shí)間而不能作為一個(gè)穩(wěn)定的有效計(jì)數(shù)狀態(tài)。用清零法將74160構(gòu)造成八進(jìn)制加法計(jì)數(shù)器的電路連接圖如圖538（a）所示。 如果采用置數(shù)法,由于74160是同步置數(shù),當(dāng)狀態(tài)為0111時(shí),就要使74160的置數(shù)輸入端 變?yōu)榈碗娖?。圖538（b）所示為用置數(shù)法將74160構(gòu)造成八進(jìn)制加法計(jì)數(shù)器的電路連接圖。CLRCLRCLRLD第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路模塊的應(yīng)用 圖538 用74160構(gòu)造八進(jìn)制加法計(jì)數(shù)器 （a）異步清零法;(b)同步置數(shù)法第第5章章 常用時(shí)序邏輯電路及常用時(shí)序邏輯電路及MSIMSI時(shí)序電路模塊的應(yīng)用時(shí)序電路