存儲器原理介紹

1、存儲器原理介紹存儲器原理介紹目 錄半導(dǎo)體存儲器分類和原理介紹高速存儲器的應(yīng)用其他存儲類型簡介半導(dǎo)體存儲器主要類別EEPROM存儲單元原理：背景知識：背景知識：量子隧道效應(yīng)經(jīng)典物理學(xué)認(rèn)為物體越過勢壘，有一閾值能量；粒子能量小于此能量則不能越過，大于此能量則可以越過。例如騎自行車過小坡，先用力騎，如果坡很低，不蹬自行車也能靠慣性過去。如果坡很高，不蹬自行車，車到一半就停住，然后退回去。量子力學(xué)則認(rèn)為即使粒子能量小于閾值能量，很多粒子沖向勢壘，一部分粒子反彈，還會有一些粒子能過去，好象有一個隧道，稱作“量子隧道”。1962年，英國劍橋大學(xué)實驗物理學(xué)研究生約瑟夫森（Brian David Joseph

2、son，1940）預(yù)言，當(dāng)兩個超導(dǎo)體之間設(shè)置一個絕緣薄層時，電子可以穿過絕緣體從一個超導(dǎo)體到達(dá)另一個超導(dǎo)體。約瑟夫森的這一預(yù)言不久就為P.W.安德森和J.M.羅厄耳的實驗 觀測所證實電子對通過兩塊超導(dǎo)金屬間的薄絕緣層（厚度約為10埃）時發(fā)生了隧道效應(yīng)，于是稱之為“約瑟夫森效應(yīng)”。宏觀量子隧道效應(yīng)確立了微電子器件進一步微型化的極限，當(dāng)微電子器件進一步微型化時必須要考慮上述的量子效應(yīng)。例如，在制造半導(dǎo)體集成電路時，當(dāng)電路的尺寸接近電子波長時，電子就通過隧道效應(yīng)而穿透絕緣層，使器件無法正常工作。因此，宏觀量子隧道效應(yīng)已成為微電子學(xué)、光電子學(xué)中的重要理論。EEPROM存儲單元原理：0與與1的讀寫：的讀

3、寫： 以浮柵中是否存有電子來區(qū)分邏輯狀態(tài)以浮柵中是否存有電子來區(qū)分邏輯狀態(tài)0和和1（也會以（也會以電荷多少來區(qū)分多個邏輯狀態(tài)比如電荷多少來區(qū)分多個邏輯狀態(tài)比如00、01、10、11等）。等）。 寫：當(dāng)漏極接地，控制柵加上足夠高的電壓時（大于寫：當(dāng)漏極接地，控制柵加上足夠高的電壓時（大于正常工作電壓），交疊區(qū)將產(chǎn)生一個很強的電場，在強電場正常工作電壓），交疊區(qū)將產(chǎn)生一個很強的電場，在強電場的作用下，電子通過絕緣層到達(dá)浮柵，使浮柵帶負(fù)電荷。的作用下，電子通過絕緣層到達(dá)浮柵，使浮柵帶負(fù)電荷。 擦：反之，當(dāng)控制柵接地漏極加一正電壓，則產(chǎn)生與擦：反之，當(dāng)控制柵接地漏極加一正電壓，則產(chǎn)生與上述相反的過程，

4、即浮柵放電。上述相反的過程，即浮柵放電。 讀：注入浮柵的負(fù)電荷，排斥讀：注入浮柵的負(fù)電荷，排斥P型硅基層上的電子，抵型硅基層上的電子，抵消提供給控制柵的電壓。也就是說，如果浮置柵中積累了電消提供給控制柵的電壓。也就是說，如果浮置柵中積累了電荷，則閾值電壓（荷，則閾值電壓（Vth）增高。與浮置柵中沒有電荷時的情）增高。與浮置柵中沒有電荷時的情況相比，如果不給控制柵提供高電壓，則漏極源極間不會況相比，如果不給控制柵提供高電壓，則漏極源極間不會處于導(dǎo)通的狀態(tài)。處于導(dǎo)通的狀態(tài)。 每個存儲單元類似一個標(biāo)準(zhǔn)MOSFET, 但有兩個閘極。在頂部的是控制閘(Control Gate, CG)，如同其他MOS晶

5、體管。但是它下方則是一個以氧化物層與周遭絕緣的浮閘(Floating Gate, FG)。這個FG（多晶硅等）放在CG與MOSFET通道之間。由于這個FG在電氣上是受絕緣層獨立的, 所以進入的電子會被困在里面。在一般的條件下電荷經(jīng)過多年都不會逸散。EEPROM存儲單元原理：EEPROM 存儲單元原理：EEPROM 存儲陣列：EEPROM 芯片內(nèi)部結(jié)構(gòu)：EEPROM ：特點：特點：可以隨機訪問和修改任何一個字節(jié)；具有較高的可靠性；電路復(fù)雜/單位容量成本高；容量小；Flash Memory (flash erase EEPROM)： Flash屬于廣義的EEPROM，因為它也是電擦除的rom。與E

6、EPROM不同，flash擦除時不再以字節(jié)為單位，而是以塊或頁為單位，速度更快，所以被稱為Flash erase EEPROM 。 任何flash器件的寫入操作只能在空或已擦除的單元內(nèi)進行，所以大多數(shù)情況下，在進行寫入操作之前必須先執(zhí)行擦除。一般自帶數(shù)據(jù)緩沖buffer。 Flash有Nor Flash和Nand Flash兩種。Flash 存儲單元： Flash存儲單元由EEPROM過渡而來，核心依舊使用浮柵，但省去了一個控制管。Nor和Nand兩種flash的存儲單元排列形式不同。 NOR技術(shù)Flash Memory結(jié)構(gòu)，每兩個單元共用一個位線接觸孔和一條源線線，采用CHE（溝道熱電子）的

7、寫入和源極FN擦除，具有高編程速度和高讀取速度的優(yōu)點。但其編程功耗過 大，在陣列布局上，接觸孔占用了相當(dāng)?shù)目臻g，集成度不高。 NAND結(jié)構(gòu)通過多位的直接串聯(lián)，將每個單元的接觸孔減小到12 n(n為每個模塊中的位數(shù)，一般為8位或1 6位)，因此，大大縮小了單元尺寸。NAND采用編FN寫，溝道擦除，其最大缺點是多管串聯(lián)，讀取速讀較其他陣列結(jié)構(gòu)慢。Flash 存儲結(jié)構(gòu)：Flash 存儲結(jié)構(gòu)：Flash存儲陣列的組成：存儲陣列的組成：pageblockplanedeviceNor Flash與Nand Flash 比較：性能：性能： NOR的讀速度比NAND稍快一些 NAND的寫入速度和擦除速度比NO

8、R快很多 NOR可以直接使用，并可在上面直接運行代碼 NAND一般不能直接運行程序，需要先拷貝到RAM區(qū)，再運行 NOR可以按字節(jié)來操作 NAND只能以頁或者塊為單位操作接口：接口： NOR flash帶有SRAM接口，有足夠的地址引腳來尋址，可以很容易地存取其內(nèi)部的每一個字節(jié) NAND器件使用復(fù)雜的I/O口來串行地存取數(shù)據(jù)，各個產(chǎn)品或廠商的方法可能各不相同。容量成本：容量成本： NAND flash的單元尺寸幾乎是NOR器件的一半，容量密度較高，成本較低；用途：用途： NOR主要應(yīng)用在代碼存儲介質(zhì)，方便直接運行代碼，如BIOS NAND適合存儲大容量數(shù)據(jù)。未來未來3D NAND容量更大、速度

9、更快、價格更便宜、可靠性更高容量更大、速度更快、價格更便宜、可靠性更高eMMC： Embedded MultiMedia Card eMMC： Embedded MultiMedia Card 由于由于NAND Flash芯片的不同廠牌包括三星、東芝芯片的不同廠牌包括三星、東芝(Toshiba)或海力士或海力士(Hynix)、美光、美光(Micron)等，當(dāng)?shù)?，?dāng)手機客戶在導(dǎo)入時，都需要根據(jù)每家公司的產(chǎn)品手機客戶在導(dǎo)入時，都需要根據(jù)每家公司的產(chǎn)品和技術(shù)特性來重新設(shè)計，過去并沒有和技術(shù)特性來重新設(shè)計，過去并沒有1個技術(shù)能夠個技術(shù)能夠通用所有廠牌的通用所有廠牌的NAND Flash芯片。芯片。 e

10、MMC(Embedded MultiMedia Card )為為MMC協(xié)協(xié)會所訂立的內(nèi)嵌式存儲器標(biāo)準(zhǔn)規(guī)格，主要是針對會所訂立的內(nèi)嵌式存儲器標(biāo)準(zhǔn)規(guī)格，主要是針對手機產(chǎn)品為主手機產(chǎn)品為主;eMMC結(jié)構(gòu)由一個嵌入式存儲解決結(jié)構(gòu)由一個嵌入式存儲解決方案組成，帶有方案組成，帶有MMC(多媒體卡多媒體卡)接口、快閃存儲接口、快閃存儲器設(shè)備及主控制器器設(shè)備及主控制器所有在一個小型的所有在一個小型的BGA封封裝。裝。eMMC內(nèi)部結(jié)構(gòu)：eMMC=NAND falsh+控制器控制器+標(biāo)準(zhǔn)接口（遵循標(biāo)準(zhǔn)接口（遵循eMMC協(xié)議）協(xié)議）Samsung eMMC 5.1 provides faster speed com

11、pared to eMMC 5.0, eMMC 5.1 achieves 300 MB/s in sequential read, and 140 MB/s in sequential write while eMMC 5.0 provides 260 MB/s in sequential read, and 135 MB/s in sequential write. MCP存儲器：Multi-Chip-Package MCP存儲器，MCP是在一個塑料封裝外殼內(nèi)，垂直堆疊大小不同的各類存儲器或非存儲器芯片，是一種一級單封裝的混合技術(shù)，用此方法節(jié)約小巧印刷電路板PCB空間。 手機中：eMMC+D

12、DR RAMUFS存儲器：Universal Flash Storage 閃存的速度非?？欤_式電腦和筆記本電腦上最新的閃存存儲裝置使用適當(dāng)?shù)慕涌诤笞x寫速度可以達(dá)到每秒約500MB。然而，對于智能手機、平板電腦、電子書閱讀器等移動設(shè)備來說情況則完全不同，這些設(shè)備雖然同樣使用閃存作為存儲介質(zhì)，但讀取和寫入速度無論如何都無法達(dá)到每秒500MB，在大部分移動設(shè)備上，閃存的速度甚至每秒只有約50MB，這是因為移動設(shè)備使用的閃存存儲器不同于SATA接口的固態(tài)硬盤，而是嵌入式的多媒體存儲卡（Embedded Multi Media Card，簡稱eMMC），它所使用的連接方式速度要慢很多。 2011年電子

13、設(shè)備工程聯(lián)合委員會（Joint Electron Device En gineering Council，簡稱JEDEC）發(fā)布了第一代通用閃存存儲（Universal Flash Storage，簡稱UFS）標(biāo)準(zhǔn)，希望能夠替代eMMC。然而，第一代的UFS并不受歡迎，因為相對于不斷更新?lián)Q代的eMMC它似乎沒有提供足夠的優(yōu)勢。為此，JEDEC在2013年9月發(fā)布了新一代的通用閃存存儲標(biāo)準(zhǔn)UFS 2.0。JEDEC采用了來自 MIPI 聯(lián)盟的業(yè)界領(lǐng)先規(guī)范來建立互聯(lián)層。UFS2.0版標(biāo)準(zhǔn)繼續(xù)這一協(xié)作，引用了 M-PHY 3.0版規(guī)范與 UniProSM 1.6版規(guī)范。UFS存儲器：UFS存儲器：RA

14、M：Random access memory 隨機存儲器 之所以之所以RAM被稱為被稱為“隨機存儲隨機存儲”，是因為您可以直接訪問任一個存儲單元，是因為您可以直接訪問任一個存儲單元，只要您知道該單元所在記憶行和記憶列的地址即可。只要您知道該單元所在記憶行和記憶列的地址即可。 與與RAM形成鮮明對比的是順序存取存儲器（形成鮮明對比的是順序存取存儲器（SAM）。）。SAM中的數(shù)據(jù)存儲單中的數(shù)據(jù)存儲單元按照線性順序排列，因而只能依順序訪問（類似于盒式錄音帶）。如果當(dāng)前位元按照線性順序排列，因而只能依順序訪問（類似于盒式錄音帶）。如果當(dāng)前位置不能找到所需數(shù)據(jù)，就必須依次查找下一個存儲單元，直至找到所需

15、數(shù)據(jù)為止。置不能找到所需數(shù)據(jù)，就必須依次查找下一個存儲單元，直至找到所需數(shù)據(jù)為止。SRAM：Static random access memory 靜態(tài)隨機存儲器SRAM是一種具有靜止存取功能的內(nèi)存，不需要刷新電路即能保存它內(nèi)部存儲的數(shù)據(jù).SRAM基本特點和用途：DRAM：Dynamic random access memory動態(tài)隨機存儲器 當(dāng)當(dāng) DRAM 的電容器存儲了電的電容器存儲了電荷時，對于荷時，對于 FET 來說，形成反偏來說，形成反偏置狀態(tài)，必然會發(fā)生漏電流，因此置狀態(tài)，必然會發(fā)生漏電流，因此 DRAM 單元的電容器將必然進行單元的電容器將必然進行放電。所以，需要定期將單元的狀放

16、電。所以，需要定期將單元的狀態(tài)恢復(fù)為初始狀態(tài)，這稱為刷新操態(tài)恢復(fù)為初始狀態(tài)，這稱為刷新操作。作。 存儲的電容器的容存儲的電容器的容量非常之小，所以不可量非常之小，所以不可能一下子驅(qū)動公用數(shù)據(jù)能一下子驅(qū)動公用數(shù)據(jù)線，需要放大。線，需要放大。DRAM單元讀過程：SRAM與DRAM比較：SDRAM：Synchronous Dynamic random access memory同步動態(tài)隨機存儲器 SDRAM: 同步動態(tài)隨機存儲器，同步是指 Memory工作需要同步時鐘，內(nèi)部的命令的發(fā)送與數(shù)據(jù)的傳輸都以它為基準(zhǔn)；動態(tài)是指存儲陣列需要不斷的刷新來保證數(shù)據(jù)不丟失；隨機是指數(shù)據(jù)不是線性依次存儲，而是自由指定

17、地址進行數(shù)據(jù)讀寫。 SDRAM從發(fā)展到現(xiàn)在已經(jīng)經(jīng)歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM 。 第一代SDRAM采用單端（Single-Ended）時鐘信號,第二代開始由于工作頻率比較快，所以采用可降低干擾的差分時鐘信號作為同步時鐘。DDR SDRAM：Double Data Rate SDRAM雙倍速率的SDRAM比普通的比普通的SDRAM多了兩個信號：多了兩個信號： CLK#與與 DQS。CLK#與正常與正常 CLK 時鐘相位相反，形成差時鐘相位相反，形成差分時鐘信號。而數(shù)據(jù)的傳輸

18、在分時鐘信號。而數(shù)據(jù)的傳輸在 CLK 與與 CLK#的交叉點進行，可見在的交叉點進行，可見在 CLK 的上升的上升與下降沿（此時正好是與下降沿（此時正好是 CLK#的上升沿）都的上升沿）都有數(shù)據(jù)被觸發(fā)，從而實現(xiàn)有數(shù)據(jù)被觸發(fā)，從而實現(xiàn) DDRDDR 差分時鐘：起觸發(fā)時鐘校準(zhǔn)的作用起觸發(fā)時鐘校準(zhǔn)的作用 由于數(shù)據(jù)是在由于數(shù)據(jù)是在 CK 的上下沿觸的上下沿觸發(fā)，造成傳輸周期縮短了一半，因發(fā)，造成傳輸周期縮短了一半，因此必須要保證傳輸周期的穩(wěn)定以確此必須要保證傳輸周期的穩(wěn)定以確保數(shù)據(jù)的正確傳輸，這就要求保數(shù)據(jù)的正確傳輸，這就要求 CK 的上下沿間距要有精確的控制。但的上下沿間距要有精確的控制。但因為溫度、電阻性能的改變等原因，因為溫度、電阻性能的改變等原因，CK 上下沿間距可能發(fā)生變化，此上下沿間距可能發(fā)生變化，此時與其反相的時與其反相的 CK#就起到糾正的作就起到糾正的作用。用。DDR 數(shù)據(jù)選取脈沖（數(shù)據(jù)選取脈沖（D