實驗2組合邏輯電路實驗分析_第1頁
實驗2組合邏輯電路實驗分析_第2頁
實驗2組合邏輯電路實驗分析_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、實驗二 組合邏輯電路實驗分析一、實驗?zāi)康? 掌握組合邏輯電路的分析方法與測試方法。2 了解組合電路的冒險現(xiàn)象及其消除方法。二、實驗設(shè)備與器材1 數(shù)字電路實驗箱2 雙蹤示波器3 萬用表4 CD401125 CD4030 CD4071各一個三、實驗內(nèi)容組合邏輯電路的分析是根據(jù)所給的邏輯電路，按邏輯門的連接方式，逐一寫出相應(yīng)的邏輯表達(dá)式，列出真值表，并畫出卡諾圖，判斷能否簡化。1、分析測試半加器的邏輯表達(dá)式（1）寫出測試半加器的邏輯表達(dá)式圖1 與非門組合成的半加器電路（2）根據(jù)表達(dá)式列出真值表，并畫出卡諾圖判斷能否簡化表1ABZZZSC00011011 （3）根據(jù)圖1，在實驗箱選定兩個14P插座，插

2、好兩片CD4011并接好聯(lián)機(jī)，A、B兩輸入接至邏輯開關(guān)的輸出插口。S、C分別接至邏輯電平顯示輸入插口。按下表2的要求進(jìn)行邏輯狀態(tài)的測試并將結(jié)果填入表中，同時與上面真值表進(jìn)行比較，兩者是否一致。表2ABSC000110112、分析、測試用異或門和非門組成的半加器邏輯電路異或門CD4030和與非門CD4011組成的半加器邏輯電路如圖2所示,根據(jù)半加器的邏輯表達(dá)式可知，半加器的和S是A、B的異或,而進(jìn)位C是A、B的相與，故半加器可用一個集成異或門和二個與非門組成。測試方法同上述3項，將測試結(jié)果填入自擬表格中，并驗證邏輯功能。圖2 異或門組成的半加器邏輯電路3、觀察冒險現(xiàn)象按圖3接線，當(dāng)B1，C1時，A輸入矩形波（f20KHZ以上），用示波器觀察Z輸出波形。然后，用添加校正項的方法消除險象。圖3 邏輯電路圖四、實驗報告五、按要求準(zhǔn)備好組合邏輯電路的設(shè)計與測試按組合邏輯電路設(shè)計的步驟要求，選擇實驗內(nèi)容中的其中一個進(jìn)行設(shè)計（1）根據(jù)設(shè)計任務(wù)的要求，畫出真值表； （2）用卡諾圖或代數(shù)化簡法求出最簡的邏輯表達(dá)式；（3）根據(jù)邏輯表達(dá)式，畫出邏輯圖，用標(biāo)準(zhǔn)器件構(gòu)成電路；（4）用實驗來驗證設(shè)計的正確性。友情提

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論