微機(jī)接口考試試題復(fù)習(xí)課

1、復(fù)習(xí)課2013.6.26第一章緒論 整機(jī)概念：計(jì)算機(jī)是由處理器、存儲(chǔ)器、輸入/輸出接口及三總線（數(shù)據(jù)總線DB、地址總線AB、控制總線CB）組成 數(shù)據(jù)總線為雙向三態(tài)，地址總線為單向三態(tài)，控制總線的各信號(hào)線特點(diǎn)各異計(jì)算機(jī)中數(shù)和編碼的表示 1）進(jìn)制表示及相互之間的轉(zhuǎn)換：二進(jìn)制、十進(jìn)制數(shù)、十六進(jìn)制數(shù) 2）有符號(hào)數(shù)的表示（原碼、反碼、補(bǔ)碼）及相互之間的轉(zhuǎn)換 正數(shù)的原碼、反碼和補(bǔ)碼相等 負(fù)數(shù)的反碼等于其原碼的符號(hào)位不變、其他位求反 負(fù)數(shù)的補(bǔ)碼等于其原碼的符號(hào)位不變，其他位求反后加一1.7 10000001表示無(wú)符號(hào)數(shù)，其值（ ），表示帶符號(hào)數(shù)補(bǔ)碼，其值（ ），表示壓縮BCD碼，其值（ ）BCD碼（Bina

2、ry Coded Decimal） 用二進(jìn)制編碼表示十進(jìn)制數(shù)稱為BCD碼 。一位十進(jìn)制數(shù)需要用4位二進(jìn)制編碼表示。例如 (0100 1001 0111 1000.0001 0100 1001)BCD ( 4 9 7 8 . 1 4 9 )D壓縮BCD碼：一個(gè)字節(jié)表示兩位十進(jìn)制數(shù)非壓縮BCD碼：一個(gè)字節(jié)表示一位十進(jìn)制數(shù) （使用低四位）美國(guó)國(guó)家信息交換標(biāo)準(zhǔn)代碼 ASCII碼(American Standard Code for Information Interchange)-字母、數(shù)字、符號(hào)的最普遍的編碼。它采用7位二進(jìn)制數(shù)對(duì)字符進(jìn)行編碼，本書的附錄A給出了常用的ASCII碼與字符對(duì)照表，其中共

3、有27=128個(gè)字符，包括94個(gè)可視字符和34個(gè)控制字條。ASCII是計(jì)算機(jī)字符編碼的國(guó)際標(biāo)準(zhǔn)。 CPURAMROMI/O接口外設(shè)ABDBCB 2 組成微機(jī)系統(tǒng)的各部分通過地址總線AB、數(shù)據(jù)總線DB和控制總線CB聯(lián)系在一起。 1 總線是計(jì)算機(jī)中各類公共信號(hào)線的集合，是計(jì)算機(jī)系統(tǒng)中各部分聯(lián)絡(luò)的規(guī)范通道。微機(jī)總線功能： 數(shù)據(jù)總線DB：裝載數(shù)據(jù)和指令代碼?？偩€寬度：總線中信號(hào)線的條數(shù)。 地址總線AB：裝載地址信號(hào)，確定被訪問的存儲(chǔ)單元、I/O端口。地址線的根數(shù)決定了CPU所能直接訪問的存儲(chǔ)空間容量。 CPU的尋址范圍 = 2n， n為地址線根數(shù) 控制總線CB：CPU向其他部件傳送控制信號(hào)，其他部件向

4、CPU傳送狀態(tài)信號(hào)和請(qǐng)求信號(hào)。寬度各異。 采用總線或微通道連接系統(tǒng)的各個(gè)部件。 所謂總線是一組能為多個(gè)部件共享的公共信息傳輸線路，可以分時(shí)發(fā)送與接收各部件的信息。 總線分為：地址總線（AB）、數(shù)據(jù)總線（DB）和控制總線（CB）采用總線結(jié)構(gòu)有什么優(yōu)點(diǎn)？ 有了總線結(jié)構(gòu)以后系統(tǒng)中各功能部件之間的相互關(guān)系變?yōu)榱烁鞴δ懿考嫦蚩偩€的單一關(guān)系。 一個(gè)部件只要符合總線標(biāo)準(zhǔn)，就可以連接到采用這種總路線標(biāo)準(zhǔn)的系統(tǒng)中，使系統(tǒng)功能得到擴(kuò)展。 微機(jī)結(jié)構(gòu)的特點(diǎn)：微型計(jì)算機(jī)系統(tǒng)三個(gè)層次微處理器核心級(jí)在一片超大規(guī)模集成電路上，將運(yùn)算器、控制器、寄存器組集成在一起，稱微處理器。微型計(jì)算機(jī)硬件系統(tǒng)級(jí)以微處理器為核心，輔以存儲(chǔ)器

5、（RAM、ROM)，輸入輸出接口I/O及輔助電路，通過總線與其它部件相連，構(gòu)成微型計(jì)算機(jī)。將CPU、存儲(chǔ)器、I/O接口、總線等集成在一片超大規(guī)模集成電路芯片上，稱為單片微型計(jì)算機(jī)，簡(jiǎn)稱單片機(jī)。微型計(jì)算機(jī)系統(tǒng)系統(tǒng)級(jí)硬件系統(tǒng)以微型計(jì)算機(jī)為核心，配上外圍設(shè)備（輸入輸出設(shè)備）、電源 ，構(gòu)成了微型計(jì)算機(jī)系統(tǒng)硬件系統(tǒng)。軟件系統(tǒng)系統(tǒng)軟件用戶軟件微型計(jì)算機(jī)如果不配有軟件，通常稱為裸機(jī)。第二章8086微處理器成兩部分:總線接口部件BIU（Bus Interface Unit）:執(zhí)行部件EU（Execution Unit）:：取指令和執(zhí)行指令分開進(jìn)行，提高了CPU處理速度。四個(gè)專用寄存器四個(gè)專用寄存器SPSP：堆

6、棧指針：堆棧指針BPBP：基址指針：基址指針：SI: SI: 源變址寄存器源變址寄存器DI:DI:目的源變址寄存器目的源變址寄存器 通用寄存器通用寄存器算術(shù)邏輯單元算術(shù)邏輯單元ALUALU：主要是加法器。大部分指令主要是加法器。大部分指令的執(zhí)行由加法器完成。的執(zhí)行由加法器完成。標(biāo)志寄存器：標(biāo)志寄存器：16位字利用了9位。2020位地址加法器位地址加法器四個(gè)段寄存器：四個(gè)段寄存器：CSCS、DSDS、SSSS、ESESCSCS管理代碼段管理代碼段;DS;DS管理數(shù)據(jù)段管理數(shù)據(jù)段SSSS管理堆棧段管理堆棧段;ES;ES管理附加段管理附加段. .1616位的指令指針寄存器位的指令指針寄存器IPIP：

7、IPIP中的內(nèi)容是下一條指令中的內(nèi)容是下一條指令對(duì)現(xiàn)行代碼段基地址的偏移量，對(duì)現(xiàn)行代碼段基地址的偏移量，6 6字節(jié)的指令隊(duì)列字節(jié)的指令隊(duì)列總線接口部件總線接口部件BIUBIU從內(nèi)存從內(nèi)存取指令取指令, ,取來(lái)的總是放在取來(lái)的總是放在指令隊(duì)列中指令隊(duì)列中; ;執(zhí)行部件執(zhí)行部件EUEU從指令隊(duì)列取指令從指令隊(duì)列取指令, ,并執(zhí)行。并執(zhí)行。段寄存器 段寄存器為分段尋址提供段基址，用于定位段的位置，8086設(shè)計(jì)有4個(gè)段寄存器，分別用于指向4種不同類別的段，可分別存儲(chǔ)指令，數(shù)據(jù)和堆棧等不同類別的數(shù)據(jù)。4個(gè)段寄存器定義為： CS（Code Segment）：保存代碼段的段基址，代碼段用于存儲(chǔ)程序的指令 D

8、S（Data Segment）：保存數(shù)據(jù)段的段基址，數(shù)據(jù)段用于暫存原始數(shù)據(jù)和處理后的中間結(jié)果及最終結(jié)果 SS（Stack Segment）：保存堆棧段的段基址，堆棧段用于形成堆棧區(qū) ES（Extra Segment）：保存擴(kuò)展段的段基址，擴(kuò)展段與數(shù)據(jù)段類似，一般情況下，數(shù)據(jù)段用于存儲(chǔ)局部變量，擴(kuò)展段用于存儲(chǔ)全局變量 16位的指令指針寄存器IP： IP（Instruction Pointer）存儲(chǔ)代碼段內(nèi)的偏移地址，與CS一起構(gòu)成取指令所需的程序計(jì)數(shù)器。指令都不能直接修改程序計(jì)數(shù)器。20位的地址加法器 8086微處理器有20根外部地址線，但內(nèi)部總線、內(nèi)部寄存器只有16位，那么如何用16位寄存器描

9、述存儲(chǔ)器單元的20位地址呢（即如何形成20位地址輸出）？ 8086采用了對(duì)存儲(chǔ)器分段描述的方法，即將整個(gè)存儲(chǔ)區(qū)劃分成很多段,如圖所示。每一個(gè)存儲(chǔ)單元均處于某個(gè)段中，且距離該段的起始位置有一個(gè)偏移量，也就是說(shuō)存儲(chǔ)單元可以用2個(gè)參數(shù)來(lái)描述：一是16位的段基值，一是16位的偏移量。在指令中的書寫格式為段基值：偏移量，稱為邏輯地址。其中段基址存放于16位的段寄存器中，偏移量可以根據(jù) 不同的尋址方式計(jì)算出16位有效地址EA。其20位地址的形成過程就是通過20位地址加法器自動(dòng)完成。數(shù)據(jù)寄存器（AX,BX,CX,DX），一般用于存放參與運(yùn)算的數(shù)據(jù)或運(yùn)算的結(jié)果，每一個(gè)數(shù)據(jù)寄存器都是16位，這4個(gè)16位寄存器的

10、高、低字節(jié)可單獨(dú)作為兩個(gè)獨(dú)立的8位寄存器，分別定義為AH,BH,CH,DH和AL,BL,CL,DL。一般可作為通用寄存器使用，但在某些時(shí)候各自有專門的用途，根據(jù)其特殊用途來(lái)命名l AX（Accumulator）：累加器，主要用于加減乘除運(yùn)算，輸入/輸出操作時(shí)存儲(chǔ)操作數(shù)、優(yōu)化移動(dòng)操作l BX（Base）基址寄存器：在計(jì)算內(nèi)存地址時(shí)，常用來(lái)存放基址信息l CX（Count）：計(jì)數(shù)寄存器，在循環(huán)和串操作指令中默認(rèn)為計(jì)數(shù)器l DX（Data）：數(shù)據(jù)寄存器，在寄存器尋址I/O指令中存放I/O端口的地址。在做雙字長(zhǎng)乘、除法運(yùn)算時(shí)，DX和AX合起來(lái)存放一個(gè)雙字長(zhǎng)數(shù)（32位），其中DX放高16位。2.1.1

11、8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu) 四個(gè)專用寄存器 二個(gè)指針寄存器 SP （Stack pointer） ：堆棧指針寄存器，用于存儲(chǔ)棧頂?shù)钠频刂?，其?nèi)容與堆棧段寄存器SS的內(nèi)容相加，提供堆棧操作地址。 BP （Base pointer） ：基指針寄存器，主要用于存儲(chǔ)器間接尋址時(shí)存儲(chǔ)堆棧段的基地址，它構(gòu)成段內(nèi)偏移地址的一部分. 二個(gè)變址寄存器: SI:（Source Index）： （Source Index）：源索引寄存器，主要用于存儲(chǔ)器間接尋址時(shí)存儲(chǔ)索引地址、串操作時(shí)存儲(chǔ)源串偏移地址 DI: （Destination Index）：目的索引寄存器，主要用于存儲(chǔ)器間接尋址時(shí)存儲(chǔ)索引地址、串操作時(shí)

12、存儲(chǔ)目的串偏移地址算術(shù)邏輯單元ALU： 主要是加法器。大部分指令的執(zhí)行由加法器完成。 標(biāo)志寄存器FR 標(biāo)志寄存器設(shè)計(jì)為16位，實(shí)際使用9位，其中6位用以存放算術(shù)邏輯單元ALU運(yùn)算后的結(jié)構(gòu)特征，稱為狀態(tài)標(biāo)志；另外3位可通過人為設(shè)置，用以控制8086的3 種特定操作，稱為控制標(biāo)志。通常情況下，只需要關(guān)心各狀態(tài)位的狀態(tài)，而不需要關(guān)心各狀態(tài)位在FR中的位置，因?yàn)樗?086的所有寄存器中中唯一可以位控的寄存器，也就是可以只對(duì)某一位進(jìn)行操作 2.1.1 8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)D15D14D13D12D11D10D19D8D7D6D5D4D3D2D1D0OFDFIFTFSFZFAFPFCF將08H

13、和FCH兩數(shù)相加,標(biāo)志CF、PF、AF、ZF、SF、OF各為何值?CF=1, PF=0, AF=1 ，ZF=0, SF=0, OF=02.1.1 8086CPU內(nèi)部結(jié)構(gòu)內(nèi)部結(jié)構(gòu)為有符號(hào)數(shù)為有符號(hào)數(shù)：8(4)=4，沒有溢出，沒有溢出，OF0為無(wú)符號(hào)數(shù)為無(wú)符號(hào)數(shù)：8252=258255，溢出，溢出，CF10000 1000（8）1111 1100（252）0000 01001l8086設(shè)計(jì)為提供設(shè)計(jì)為提供16位數(shù)據(jù)線，位數(shù)據(jù)線，20位地址線位地址線和若干控制線，信號(hào)總數(shù)超過和若干控制線，信號(hào)總數(shù)超過40個(gè)，因此個(gè)，因此40腳雙列直插式腳雙列直插式DIP封裝的封裝的8086采用了復(fù)用技采用了復(fù)用技術(shù)

14、。術(shù)。l復(fù)用技術(shù)包括：分時(shí)復(fù)用（即：信號(hào)線在復(fù)用技術(shù)包括：分時(shí)復(fù)用（即：信號(hào)線在一些時(shí)刻提供一種信息，在另一些時(shí)刻提供一些時(shí)刻提供一種信息，在另一些時(shí)刻提供另一種信息）和分狀態(tài)復(fù)用（即：某些信號(hào)另一種信息）和分狀態(tài)復(fù)用（即：某些信號(hào)線輸出輸出定義不同，高電平與低電平定義線輸出輸出定義不同，高電平與低電平定義不同，在不同模式下定義不同）等。不同，在不同模式下定義不同）等。8086將將地址信號(hào)與數(shù)據(jù)、狀態(tài)等信號(hào)定義在同一個(gè)地址信號(hào)與數(shù)據(jù)、狀態(tài)等信號(hào)定義在同一個(gè)引腳上，但控制地址信號(hào)與其他信號(hào)不同時(shí)引腳上，但控制地址信號(hào)與其他信號(hào)不同時(shí)出現(xiàn)在引腳。出現(xiàn)在引腳。l8086可以工作在兩種模式：最小模式和

15、最可以工作在兩種模式：最小模式和最大模式，由引腳大模式，由引腳pin33為模式檢測(cè)輸入信號(hào)為模式檢測(cè)輸入信號(hào) ,當(dāng)輸入為高電平時(shí)表示設(shè)置當(dāng)輸入為高電平時(shí)表示設(shè)置8086為最小模為最小模式，當(dāng)輸入為低電平時(shí)表示設(shè)置式，當(dāng)輸入為低電平時(shí)表示設(shè)置8086為最大為最大模式，而引腳模式，而引腳pin24pin31對(duì)應(yīng)最小模式和對(duì)應(yīng)最小模式和最大模式有兩種不同的定義。最大模式有兩種不同的定義。地址地址/數(shù)據(jù)線數(shù)據(jù)線地址地址/狀態(tài)線狀態(tài)線非屏蔽中斷非屏蔽中斷可屏蔽中斷請(qǐng)求可屏蔽中斷請(qǐng)求最小最大模式控制最小最大模式控制MN/MX=1,最小模式最小模式MN/MX=0,最大模式最大模式讀信號(hào)讀信號(hào)總線保持請(qǐng)求信號(hào)

16、總線保持請(qǐng)求信號(hào)總線保持響應(yīng)信號(hào)總線保持響應(yīng)信號(hào)寫信號(hào)寫信號(hào)存儲(chǔ)器存儲(chǔ)器/IO控制信號(hào)控制信號(hào)M/IO=1,選中存儲(chǔ)器選中存儲(chǔ)器M/IO=0,選中選中IO接口接口數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收信號(hào)接收信號(hào)DT/R=1,發(fā)送發(fā)送DT/R=0,接收接收數(shù)據(jù)允許信號(hào)數(shù)據(jù)允許信號(hào)地址允許信號(hào)地址允許信號(hào)中斷響應(yīng)信號(hào)中斷響應(yīng)信號(hào)測(cè)試信號(hào)測(cè)試信號(hào):執(zhí)行執(zhí)行WAIT指令，指令，CPU處于空轉(zhuǎn)等待處于空轉(zhuǎn)等待; TEST有效時(shí)有效時(shí),結(jié)束等待狀態(tài)。結(jié)束等待狀態(tài)。準(zhǔn)備好信號(hào)準(zhǔn)備好信號(hào):表示內(nèi)存表示內(nèi)存或或I/O設(shè)備準(zhǔn)備好，設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸。可以進(jìn)行數(shù)據(jù)傳輸。復(fù)位信號(hào)復(fù)位信號(hào)執(zhí)行一條指令的時(shí)間 CPU從存儲(chǔ)器

17、或I/O端口讀寫一個(gè)字節(jié)（字）的時(shí)間。CPU的基本時(shí)間單位。一個(gè)基本時(shí)鐘周期又稱T狀態(tài)。第三章 8086指令系統(tǒng) 8086結(jié)構(gòu)的基本數(shù)據(jù)類型 字節(jié)：8位 字：16位，2個(gè)字節(jié) 雙字：32位，4個(gè)字節(jié) 四字：64位，8個(gè)字節(jié)（80486CPU引入） 雙四字：128位，16個(gè)字節(jié)（Pentium III) 數(shù)據(jù)在內(nèi)存中的字節(jié)順序 8086多字節(jié)數(shù)據(jù)的存放原則是低位字節(jié)在低端地址，高位字節(jié)在高端地址。 而最低地址就是操作數(shù)的地址。 3.3 8086的操作數(shù)的尋址方式 尋址 根據(jù)指令內(nèi)容確定操作數(shù)地址的過程，稱為尋址。 有效地址 根據(jù)尋址方式計(jì)算所得到的地址叫做有效地址EA，也就是段內(nèi)偏移地址。有效地

18、址還需要與相應(yīng)的段基地址組合才是20位的物理地址，該工作由CPU完成。 尋址方式在兩種方式下被涉及： 操作數(shù)的尋址方式和對(duì)調(diào)用或轉(zhuǎn)移指令的尋址方式。8086的數(shù)據(jù)尋址方式包括：1）隱含尋址方式，即指令中隱含規(guī)定了操作數(shù)所在位置。如乘法指令MUL BL 中隱含規(guī)定了 一個(gè)乘數(shù)在AL中，另一個(gè)乘數(shù)由指令給出在BL中，乘積存入AX中2)數(shù)據(jù)型操作數(shù)尋址方式，包括：立即數(shù)尋址操作數(shù)在指令中寄存器尋址操作數(shù)在寄存器R中直接尋址寄存器間接尋址基址尋址和變址尋址基址變址尋址串操作尋址I/O端口尋址操作數(shù)在I/O中3）目標(biāo)地址尋址方式，包括：相對(duì)程序?qū)ぶ?，直接程序?qū)ぶ?，間接程序?qū)ぶ凡僮鲾?shù)在存儲(chǔ)器M中3.3.3

19、 存儲(chǔ)器操作數(shù)尋址方式操作數(shù)在存儲(chǔ)器中，則需用邏輯地址描述操作數(shù)所在位置，也就是需要用段基值：偏移量段基值：偏移量來(lái)描述操作數(shù)。其中段基值存入段寄存器，偏移量用有效址EA描述。一般指令的操作類型不同，段基址與偏移地址的來(lái)源也不同，下表為不同操作的物理地址來(lái)源操作類型操作類型段基址段基址偏移地址偏移地址正常來(lái)源其他來(lái)源取指令CS 無(wú)IP堆棧操作SS無(wú)SP串操作源地址DS CS，SS，ESSI串操作目的地址ES無(wú)DI用BP間接尋址SSCS，SS，ES有效地址EA一般數(shù)據(jù)存取（非BP）DSCS，SS，ES有效地址EA3.3.4 I/O端口尋址 8086采用獨(dú)立編址的I/O端口，用專門的輸入/輸出指令

20、（IN,OUT）對(duì)I/O端口進(jìn)行操作，其尋址個(gè)數(shù)：最多可達(dá)216=65536個(gè)。 直接尋址，地址編號(hào)中斷入口地址 ；3中斷服務(wù)階段（1）保護(hù)現(xiàn)場(chǎng)，各寄存器入棧（2）CPU開放中斷，實(shí)現(xiàn)中斷嵌套（3）中斷服務(wù)程序，執(zhí)行輸入/輸出或事件處理（4）CPU關(guān)中斷，為恢復(fù)現(xiàn)場(chǎng)作準(zhǔn)備（5）恢復(fù)現(xiàn)場(chǎng)，各寄存器出棧4中斷返回IRET指令后，斷點(diǎn)恢復(fù) (IP,CS,FLAG依次出棧) 第8章 定時(shí)/計(jì)數(shù)技術(shù)8.1 定時(shí)基本概念8.2 可編程計(jì)數(shù)器/定時(shí)器82538.3 8253應(yīng)用舉例 8.3.1 計(jì)數(shù)器/定時(shí)器 8253的初始化 8.3.2 時(shí)鐘程序本章小結(jié)本章習(xí)題8.2.1 8253外部特性與內(nèi)部編程結(jié)構(gòu)外

21、部特性與內(nèi)部編程結(jié)構(gòu) 計(jì)數(shù)器/定時(shí)器8253特點(diǎn) 三個(gè)獨(dú)立16位計(jì)數(shù)器 6種工作方式 二進(jìn)制計(jì)數(shù)與BCD碼計(jì)數(shù)：在二進(jìn)制時(shí)，寫入初值的范圍為0000HFFFFH，其中0000H為最大值，代表65536；在BCD碼計(jì)數(shù)時(shí)，寫入初值范圍為00009999，其中0000代表最大值10000 單一5V供電 最高計(jì)數(shù)速率2.6Mhz(8253),8Mhz(8254) 片內(nèi)尋址 A1 A0= 00、01、10、11 對(duì)應(yīng)：通道0、1、2和控制口地址 3.計(jì)數(shù)器/定時(shí)器的工作特點(diǎn) 1）門脈沖GATE控制時(shí)鐘輸入； 2）用門脈沖來(lái)重新啟動(dòng)計(jì)數(shù)； 3）用門脈沖停止計(jì)數(shù)； 4）單一計(jì)數(shù)； 5）循環(huán)計(jì)數(shù).計(jì)數(shù)初值計(jì)

22、數(shù)初值n =時(shí)鐘頻率fc/輸出頻率fout =定時(shí)時(shí)間Tout/時(shí)鐘脈沖周期Tc5.編程命令方式命令字對(duì)8253初始化方式命令字的格式 8.2.2 8253控制字格式控制字格式 SC1 SC0 RW1 RW0 M2 M1 M0 BCD 1-計(jì)數(shù)值為計(jì)數(shù)值為BCD碼格式碼格式0-計(jì)數(shù)值為二進(jìn)制格式計(jì)數(shù)值為二進(jìn)制格式M2 M1 M0 模式選模式選擇擇 0 0 0 模式模式0 0 0 1 模式模式1 / 1 0 模式模式2 / 1 1 模式模式3 1 0 0 模式模式4 1 0 1 模式模式50 0-對(duì)計(jì)數(shù)器進(jìn)行鎖對(duì)計(jì)數(shù)器進(jìn)行鎖存存0 1-只讀只讀/寫低寫低8位字節(jié)位字節(jié) 1 0-只讀只讀/寫高寫高

23、8位字節(jié)位字節(jié)1 1-先讀先讀/寫低寫低8位字節(jié)位字節(jié), 再讀再讀/寫高寫高8位字位字節(jié)節(jié).0 0-選計(jì)數(shù)器選計(jì)數(shù)器00 1-選計(jì)數(shù)器選計(jì)數(shù)器11 0-選計(jì)數(shù)器選計(jì)數(shù)器21 1-無(wú)意義無(wú)意義 8.2.3 8253的工作模式的工作模式 方式0計(jì)數(shù)結(jié)束產(chǎn)生中斷 一次定時(shí)或計(jì)數(shù),重寫初值,啟動(dòng)新一輪的計(jì)數(shù) 方式1可編程的單脈沖(單穩(wěn))觸發(fā)器 GATE邊沿觸發(fā),啟動(dòng)新一輪計(jì)數(shù) 方式2分頻器(速度波發(fā)生器) 具有計(jì)數(shù)初值重裝能力 方式3方波發(fā)生器 具有計(jì)數(shù)初值重裝能力 方式4軟件觸發(fā)的選通信號(hào)發(fā)生器 一次定時(shí),重寫初值,啟動(dòng)新一輪的計(jì)數(shù) 方式5硬件觸發(fā)的選通信號(hào)發(fā)生器 GATE邊沿觸發(fā)新一輪計(jì)數(shù) 8255A是INTER系列的并行接口芯片。它是可編程的，可以通過軟件來(lái)設(shè)置芯片的工作方式。一、8255A的特點(diǎn) 1.具有3個(gè)并行8位數(shù)據(jù)端口A、B、C 2. A口有3種工作模式，B口有2種工作模式，C口只有1種工作模式 3.每個(gè)端口帶輸入帶緩沖寄存器和輸出帶鎖存寄存器