第六章 邏輯門電路

1、第第 6 6 章章 邏輯門電路邏輯門電路1、門電路：、門電路：實(shí)現(xiàn)基本邏輯和常用邏輯運(yùn)算的電子電路，稱為實(shí)現(xiàn)基本邏輯和常用邏輯運(yùn)算的電子電路，稱為邏輯門電路，簡(jiǎn)稱門電路。邏輯門電路，簡(jiǎn)稱門電路。2、高、低電平、高、低電平表示兩個(gè)不同的電壓范圍，代表兩種狀態(tài)。表示兩個(gè)不同的電壓范圍，代表兩種狀態(tài)。例如：把例如：把2.4V5V電壓范圍稱為高電平電壓范圍稱為高電平 把把00.8V電壓范圍稱為低電平電壓范圍稱為低電平第第 6 6 章章 邏輯門電路邏輯門電路3、分立元件門電路和集成門電路、分立元件門電路和集成門電路 按集成度分類按集成度分類（1）小規(guī)模）小規(guī)模ICSSI（含（含1 10門）門）（2）中規(guī)

2、模）中規(guī)模ICMSI（含（含10 100門）門）（3）大規(guī)模）大規(guī)模ICLSI（含（含100 1000門）門）（4）超大規(guī)模）超大規(guī)模ICVLSI（含（含1000門以上門以上）第第 6 6 章章 邏輯門電路邏輯門電路6.2 分立元件門電路分立元件門電路6.2.1 二極管與門二極管與門1. 電路結(jié)構(gòu)和邏輯符號(hào)電路結(jié)構(gòu)和邏輯符號(hào)2. 工作原理與功能描述工作原理與功能描述（1）功能表）功能表A BF0 00 11 01 10001A(V) B(V)F(V)0.3 0.31.00.3 3.01.03.0 0.31.03.0 3.03.7（3）表達(dá)式）表達(dá)式 F=AB（4）工作波形（時(shí)序圖）工作波形（時(shí)

3、序圖）ABFRFVCC +5VABD1D20.3V3.0V&ABF第第 6 6 章章 邏輯門電路邏輯門電路6.2.1 二極管或門二極管或門1. 電路結(jié)構(gòu)和邏輯符號(hào)電路結(jié)構(gòu)和邏輯符號(hào)2. 功能功能（1）功能表）功能表A BF0 00 11 01 10111A(V) B(V)F(V)0.3 0.3-0.40.3 3.02.33.0 0.32.33.0 3.02.3（3）表達(dá)式）表達(dá)式 F=A+B（4）工作波形（時(shí)序圖）工作波形（時(shí)序圖）ABFRFVBB -5VABD1D20.3V3.0V 1ABF第第 6 6 章章 邏輯門電路邏輯門電路6.2.2 三極管非門（反相器）三極管非門（反相器）1

4、. 電路結(jié)構(gòu)和邏輯符號(hào)電路結(jié)構(gòu)和邏輯符號(hào)2. 功能功能（1）功能表）功能表AF0110（2）真值表）真值表A(V)F(V)0.333.00.3（3）表達(dá)式）表達(dá)式 F=A（4）工作波形（時(shí)序圖）工作波形（時(shí)序圖）AFVIVOR1RCBCETVCC +12VR2-VBB 0.3V3.0VAFVCL3VDCL 1AF第第 6 6 章章 邏輯門電路邏輯門電路SgdRdYuIVDDA1YAMos場(chǎng)效應(yīng)管非門：場(chǎng)效應(yīng)管非門：電阻負(fù)載，電阻負(fù)載，N溝道增強(qiáng)溝道增強(qiáng)型型mosFET管。管。AY0110A(V) Y(V)010100功能表功能表真值表真值表第第 6 6 章章 邏輯門電路邏輯門電路復(fù)合邏輯門復(fù)合

5、邏輯門與非門、或非門與非門、或非門1. 與非門與非門 電路結(jié)構(gòu)如下圖：電路結(jié)構(gòu)如下圖：A BF0 00 11 01 11110真值表：真值表： 表達(dá)式表達(dá)式 F=A B 工作波形（時(shí)序圖）工作波形（時(shí)序圖）ABFVOR1RCBCETVCC +12VR2-VBB FVCL3VDCLRAB第第 6 6 章章 邏輯門電路邏輯門電路2. 或非門或非門 電路結(jié)構(gòu)如下圖：電路結(jié)構(gòu)如下圖：A BF0 00 11 01 11000真值表：真值表： 表達(dá)式表達(dá)式 F=A+B 工作波形（時(shí)序圖）工作波形（時(shí)序圖）ABF-VBB VOR1RCBCETVCC +12VR2FVCL3VDCLRAB第第 6 6 章章 邏

6、輯門電路邏輯門電路6.3 CMOS集成邏輯門電路集成邏輯門電路6.3.1 CMOS反相器反相器 互補(bǔ)互補(bǔ)MOS（Complementary MOS），按照互補(bǔ)對(duì)稱形式連接），按照互補(bǔ)對(duì)稱形式連接1. 1. 電路結(jié)構(gòu)電路結(jié)構(gòu) 驅(qū)動(dòng)管驅(qū)動(dòng)管TNNMOS，UTN=2V負(fù)載管負(fù)載管TPPMOS，UTP=-2VTN0V10VVDDD2VOViTPG1G2S1D1S210VVSS+VDDuOuITPD1C2C1RSTND2D3uG2kD1D2D3鉗位二極管，RsC1C2相當(dāng)于低通濾波器，衰減干擾電壓，提高可靠性。輸入端保護(hù)電路輸入端保護(hù)電路第第 6 6 章章 邏輯門電路邏輯門電路GS1GSV+-DT1GS

7、D+-2GSVT2GSDT2 當(dāng)當(dāng)vGS2VTP ，( 即即A=0, VA=VIL=0), 當(dāng)當(dāng)vGS1VTN， (即即A=1, VA=VIH=VDD), 當(dāng)：當(dāng)：A=1T1導(dǎo)通導(dǎo)通T2截止截止F=0當(dāng)：當(dāng)：A=0T2導(dǎo)通導(dǎo)通T1截止截止F=1AF P 溝道溝道MOSGSDNPPN 溝道溝道MOSGSDPNNvGS1vGS2VDD =+5VFA1FAAF壓控壓控開關(guān)開關(guān)壓控壓控開關(guān)開關(guān)VVVVVVVVTPDDDDDDAGS2502VVVVVVVVTNDDDDAGS2501地形成形成P溝道，溝道， T2 導(dǎo)通導(dǎo)通 F = 1; T1截止。截止。形成形成N溝道，溝道，T1導(dǎo)通導(dǎo)通 F = 0 ;T

8、2截止。截止。GDST1AVDD =+5VFVDD =+5VAF第第 6 6 章章 邏輯門電路邏輯門電路(1) 電壓傳輸特性：電壓傳輸特性：)(IOufu AB 段：段：uI VTN ，CD 段：段：TN、TP 均導(dǎo)通。均導(dǎo)通。 (max)DDOiiu, THUuI = VDD /2第第 6 6 章章 邏輯門電路邏輯門電路(2) 電流傳輸特性：電流傳輸特性：)(IDufi A BCDEF0iD / mAuI / VUTH電壓傳輸特性電壓傳輸特性AB、EF 段段: TN、TP總有一個(gè)為截止?fàn)顟B(tài)，故總有一個(gè)為截止?fàn)顟B(tài)，故 iD 0 。CD 段：段： TN、Tp 均導(dǎo)通，流過(guò)兩管的漏極電流達(dá)到最大。

9、均導(dǎo)通，流過(guò)兩管的漏極電流達(dá)到最大。電流最大值電流最大值 iD = iD（max)iD+VDD+5VG1D1S1uIuOTNTPD2S2G2+ +- -uGSN+ +- - uGSP0V+5VABCDEFUTNVDDUTHUTPUNLUNH0uO /VuI /V轉(zhuǎn)折電壓轉(zhuǎn)折電壓2DDV（VDD = 3 18 V）閾值電壓：閾值電壓： UTH = 0.5 VDD2DDV 電流傳輸特性電流傳輸特性第第 6 6 章章 邏輯門電路邏輯門電路即噪聲容限是指即噪聲容限是指uO為規(guī)定值時(shí)，允許為規(guī)定值時(shí)，允許uI波動(dòng)的最大范圍。波動(dòng)的最大范圍。VNL： 輸入為低電平時(shí)的噪聲容限。輸入為低電平時(shí)的噪聲容限。V

10、NH： 輸入為高電平時(shí)的噪聲容限。輸入為高電平時(shí)的噪聲容限。4. 輸入端噪聲容限輸入端噪聲容限 實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能實(shí)際應(yīng)用中，由于外界干擾、電源波動(dòng)等原因，可能使輸入電平使輸入電平V VI I偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對(duì)干偏離規(guī)定值。為了保證電路可靠工作，應(yīng)對(duì)干擾的幅度有一定限制，稱為噪聲容限。擾的幅度有一定限制，稱為噪聲容限。 第第 6 6 章章 邏輯門電路邏輯門電路1 1輸出輸出0 0輸出輸出1 1輸入輸入0 0輸入輸入U(xiǎn) UOH,minOH,minU UIH,minIH,minU UNHNHU UIL,maxIL,maxU UOL,maxOL,max

11、U UNLNL11u uI Iu uO O輸入低電平噪聲容限：輸入低電平噪聲容限：UNL=UIL,maxUOL,max輸入高電平噪聲容限：輸入高電平噪聲容限：UNH=UOH,minUIH,min74LS74LS系列門電路前后級(jí)系列門電路前后級(jí)聯(lián)時(shí)的輸入噪聲容限為：聯(lián)時(shí)的輸入噪聲容限為：UNL=0.8V0.5V=0.3VUNH=2.7V2.0V=0.7V5V2.7V0.5V0V5V2V0.8V0VABCDEFUTNVDDUTHUTPUNLUNH0uO /VuI /V轉(zhuǎn)折電壓轉(zhuǎn)折電壓2DDV第第 6 6 章章 邏輯門電路邏輯門電路TPTN5. 輸出輸出伏安伏安特性特性)(OOufi CMOS反相器

12、的反相器的低電平輸出特性低電平輸出特性u(píng)O= VOL時(shí)時(shí)CMOS反相器的工作狀態(tài)反相器的工作狀態(tài) 低電平輸出特性低電平輸出特性 高電平輸出特性高電平輸出特性u(píng)O= VOH時(shí)時(shí)CMOS反相器的工作狀態(tài)反相器的工作狀態(tài)CMOS反相器的反相器的高電平輸出特性高電平輸出特性u(píng)O= VOLuO= VOH灌灌電電流流拉拉電電流流第第 6 6 章章 邏輯門電路邏輯門電路6. CMOS反相器動(dòng)態(tài)特性反相器動(dòng)態(tài)特性1. CMOS反相器傳輸延遲時(shí)間反相器傳輸延遲時(shí)間2. VDD 和和CL對(duì)對(duì)傳輸延遲時(shí)間的影響傳輸延遲時(shí)間的影響第第 6 6 章章 邏輯門電路邏輯門電路第第 6 6 章章 邏輯門電路邏輯門電路 6.3

13、.2 CMOS與非門與非門BY+VDDATP1TN1TN2TP2兩兩P溝道增強(qiáng)型溝道增強(qiáng)型MOS管管TP2 與與 TP1 并聯(lián)并聯(lián)兩兩N溝道增強(qiáng)型溝道增強(qiáng)型MOS管管TN1 與與 TN2 串聯(lián)串聯(lián)當(dāng)當(dāng) A、B 都是高電平時(shí)都是高電平時(shí),TN1 與與 TN2 同時(shí)導(dǎo)通，同時(shí)導(dǎo)通，TP2 與與 TP1 同時(shí)截止；同時(shí)截止；輸出輸出 Y 為低電平。為低電平。當(dāng)當(dāng)A、B中有一個(gè)是低電平時(shí)，中有一個(gè)是低電平時(shí)，TN1與與TN2中有一個(gè)截止，中有一個(gè)截止，TP2與與TP1中中有一個(gè)導(dǎo)通有一個(gè)導(dǎo)通, 輸出輸出Y 為高電平。為高電平。BAY第第 6 6 章章 邏輯門電路邏輯門電路BY+VDDATN1TP2TN

14、2TP1 6.3.2 CMOS或非門或非門BAY只要只要 A、B 中有一個(gè)是高電平，中有一個(gè)是高電平，TN1 與與 TN2 中就有一個(gè)導(dǎo)通，中就有一個(gè)導(dǎo)通，TP1 與與 TP2 中就有一個(gè)截止，輸出中就有一個(gè)截止，輸出 Y 為為低電平。低電平。當(dāng)當(dāng)A、B都是低電平時(shí)，都是低電平時(shí)，TN1 與與 TN2 同時(shí)截止，同時(shí)截止，TP1 與與 TP2 同時(shí)導(dǎo)同時(shí)導(dǎo)通；輸出通；輸出 Y 為高電平。為高電平。兩兩P溝道增強(qiáng)型溝道增強(qiáng)型MOS管管TP2 與與 TP1 串聯(lián)串聯(lián)兩兩N溝道增強(qiáng)型溝道增強(qiáng)型MOS管管TN1 與與 TN2 并聯(lián)并聯(lián)第第 6 6 章章 邏輯門電路邏輯門電路與非門與非門緩沖器緩沖器或非

15、門或非門 輸入、輸出端加緩沖級(jí)后，輸入、輸出端加緩沖級(jí)后，電路的邏輯功能也會(huì)發(fā)生變電路的邏輯功能也會(huì)發(fā)生變化?；?。3.帶緩沖級(jí)的帶緩沖級(jí)的CMOS與非與非門電路門電路VDDYAB1111ABYABBABAY 第第 6 6 章章 邏輯門電路邏輯門電路VDDAFT1T3T4T2BVDDYAB& &111ABYBABABAY3.帶緩沖級(jí)的帶緩沖級(jí)的CMOS或非或非門電路門電路或非門緩沖器與非門第第 6 6 章章 邏輯門電路邏輯門電路第第 6 6 章章 邏輯門電路邏輯門電路第第 6 6 章章 邏輯門電路邏輯門電路6.3.56.3.5、CMOSCMOS傳輸門和雙向模擬開關(guān)傳輸門和雙向模擬

16、開關(guān) uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C0、 ，TN和和TP截止，輸入和輸出之間截止，輸入和輸出之間斷開，斷開，阻值阻值在在109。C1、 ，TN和和TP導(dǎo)通，相當(dāng)于導(dǎo)通，相當(dāng)于開關(guān)接通開關(guān)接通，uoui。導(dǎo)通電阻只有幾百導(dǎo)通電阻只有幾百。1 C0 C由于由于T TP P、T TN N管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極可互易管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極可互易使用，因而使用，因而CMOSCMOS傳輸門屬于雙向器件，它的輸入端和輸出傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用端也可互易使用。第第 6 6 章章 邏輯門電路邏輯門電

17、路6.3.6 CMOS6.3.6 CMOS三態(tài)門三態(tài)門 A EN TP2 TP1 Y TN1 TN2 A EN 1 1 EN Y +VDD (a) CMOS三態(tài)門電路 (b) 邏輯符號(hào) 電路的輸出有電路的輸出有高阻態(tài)、高電平和低電平高阻態(tài)、高電平和低電平3 3種狀態(tài)，所以稱為三態(tài)門。種狀態(tài)，所以稱為三態(tài)門。1.CMOS1.CMOS三態(tài)門之一三態(tài)門之一 時(shí)，時(shí)，TP2、TN2均均截止，截止，Y與地和電源都斷開與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。了，輸出端呈現(xiàn)為高阻態(tài)。 時(shí)，時(shí)，TP2、TN2均導(dǎo)均導(dǎo)通，通，TP1、TN1構(gòu)成反相器。構(gòu)成反相器。1 EN0 ENAY 第第 6 6 章章 邏輯門

18、電路邏輯門電路 時(shí)，時(shí)，TG截止，輸出端呈現(xiàn)高阻態(tài)。截止，輸出端呈現(xiàn)高阻態(tài)。 時(shí)，時(shí)，TG導(dǎo)通，導(dǎo)通， 。1 EN0 ENAY 2. CMOS2. CMOS三態(tài)門之二三態(tài)門之二第第 6 6 章章 邏輯門電路邏輯門電路3.三態(tài)門的用途三態(tài)門的用途 組成雙向總線，組成雙向總線， 實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。 組成單向總線，組成單向總線， 實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。第第 6 6 章章 邏輯門電路邏輯門電路G1總線ABE1ENY1EN1AE1ENB1EN1 1ENE1 A1 1EN

19、E2 A2 1ENEn An(a) 多路開關(guān)(b) 雙向傳輸(c) 單向總線G1G2G1G2G2Gn作多路開關(guān)：E=0時(shí)，門G1使能，G2禁止，Y=A；E=1時(shí)，門G2使能，G1禁止，Y=B。信號(hào)雙向傳輸：E=0時(shí)信號(hào)向右傳送，B=A；E=1時(shí)信號(hào)向左傳送，A=B 。構(gòu)成數(shù)據(jù)總線：讓各門的控制端輪流處于低電平，即任何時(shí)刻只讓一個(gè)三態(tài)門處于工作狀態(tài)，而其余三態(tài)門均處于高阻狀態(tài)，這樣總線就會(huì)輪流接受各三態(tài)門的輸出。第第 6 6 章章 邏輯門電路邏輯門電路(OD門門)漏極漏極懸空懸空二、二、 漏極開路的門電路漏極開路的門電路Open DrainYAB&CYDOD門門將與非門輸出端將與非門輸出

20、端TP1、TP2管去掉，管去掉， 令令TN1的的漏極開路。漏極開路。 使用時(shí)，必須外接上拉電阻使用時(shí)，必須外接上拉電阻RL 與與 +VDD相連。相連。 OD門主要用于實(shí)現(xiàn)門主要用于實(shí)現(xiàn)線與線與功能。功能?！?”F與非門的輸出端與非門的輸出端不能并聯(lián)在一起不能并聯(lián)在一起!輸出邏輯輸出邏輯混亂！混亂！拉拉(灌灌)電流電流過(guò)大過(guò)大!RL&AFBRC+5VY1Y2線與線與&AYB漏極開路漏極開路 “與非與非”門門電路結(jié)構(gòu)與功能分析電路結(jié)構(gòu)與功能分析 真值表真值表A B F0 0 10 1 11 0 11 1 0openopenopenTP2TP1YuA+5VSSTN1TN2ABuBuY

21、YuA+5VSSTN1TN2ABuBuYTP2TP1“1”“1”“0”漏極漏極懸空懸空CDABCDABF第第 6 6 章章 邏輯門電路邏輯門電路 TTL集成電路的輸入端和輸出端都是由晶體三極管構(gòu)成的集成電路的輸入端和輸出端都是由晶體三極管構(gòu)成的電路，稱為晶體管電路，稱為晶體管-晶體管邏輯，簡(jiǎn)稱晶體管邏輯，簡(jiǎn)稱TTL（Transistor-Transistor Logic） 6.4 TTL集成邏輯門電路集成邏輯門電路 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130 W W +Vcc R2 1.6K W W Y D1 D2 輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)TTLT

22、TL非門典型電路非門典型電路6.4.1 TTL6.4.1 TTL反相器反相器AY0110AY 第第 6 6 章章 邏輯門電路邏輯門電路 b 多發(fā)射極等效電路多發(fā)射極等效電路 c e2 e1 TTLTTL與非門典型電路與非門典型電路區(qū)別：區(qū)別：T T1 1改為改為多發(fā)射極三極管多發(fā)射極三極管。ABY 6.4.2 TTL與非門與非門第第 6 6 章章 邏輯門電路邏輯門電路TTL四與非門集成電路：四與非門集成電路： 74LS00第第 6 6 章章 邏輯門電路邏輯門電路TTLTTL或非門典型電路或非門典型電路6.4.3 TTL6.4.3 TTL或非門或非門BAY 第第 6 6 章章 邏輯門電路邏輯門電

23、路第第 6 6 章章 邏輯門電路邏輯門電路OC 與非門的電路結(jié)構(gòu)AB+VCCYR YABCD&OC 門線與圖+VCCR Y1 Y2 T1 T2 T3 uB16.4.6 TTL集電極開路門（集電極開路門（OC門）門）電路輸出級(jí)三極管的集電極開路，簡(jiǎn)稱電路輸出級(jí)三極管的集電極開路，簡(jiǎn)稱OC門門OC門須外接負(fù)載電阻門須外接負(fù)載電阻RC和電源連接，才能正常和電源連接，才能正常工作，主要為了實(shí)現(xiàn)工作，主要為了實(shí)現(xiàn)“線與線與”功能。功能。第第 6 6 章章 邏輯門電路邏輯門電路6.4.7 6.4.7 三態(tài)輸出門三態(tài)輸出門(TSL(TSL門門) )YABR1T1+5VR4R2T2R3T3T4D1EN

24、1PQ三態(tài)輸出與非門三態(tài)輸出與非門 &ENENABY第第 6 6 章章 邏輯門電路邏輯門電路v574LS系列系列為低功耗肖特基為低功耗肖特基系列。系列。v674AS系列系列為先進(jìn)肖特基為先進(jìn)肖特基系列，系列，v 它是它是74S系列的后繼產(chǎn)品。系列的后繼產(chǎn)品。v774ALS系列系列為先進(jìn)低為先進(jìn)低v 功耗肖特基系列，是功耗肖特基系列，是74LS系列系列的后繼產(chǎn)品。的后繼產(chǎn)品。 TTL集成邏輯門電路系列簡(jiǎn)介集成邏輯門電路系列簡(jiǎn)介1 17474系列系列為為TTL集成電路的早期產(chǎn)品，屬中速集成電路的早期產(chǎn)品，屬中速TTL器件。器件。2 27474L系列系列為低功耗為低功耗TTL系列，又稱系列，

25、又稱LTTL系列。系列。3 37474H系列系列為高速為高速TTL系列。系列。4 47474S系列系列為肖特基為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。系列，進(jìn)一步提高了速度。如圖示。iDibiSBD(a)(b)第第 6 6 章章 邏輯門電路邏輯門電路利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、利用半導(dǎo)體器件的開關(guān)特性，可以構(gòu)成與門、或門、非門、與非門、或非門、與或非門、異或門等或門、非門、與非門、或非門、與或非門、異或門等各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方各種邏輯門電路，也可以構(gòu)成在電路結(jié)構(gòu)和特性兩方面都別具特色的三態(tài)門、面都別具特色的三態(tài)門、OCOC門、門、ODOD門和傳輸門。

26、門和傳輸門。TTLTTL電路的優(yōu)點(diǎn)是開關(guān)速度較高，抗干擾能力電路的優(yōu)點(diǎn)是開關(guān)速度較高，抗干擾能力較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點(diǎn)是功耗較大。較強(qiáng)，帶負(fù)載的能力也比較強(qiáng)，缺點(diǎn)是功耗較大。CMOSCMOS電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻電路具有制造工藝簡(jiǎn)單、功耗小、輸入阻抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺抗高、集成度高、電源電壓范圍寬等優(yōu)點(diǎn)，其主要缺點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)，點(diǎn)是工作速度稍低，但隨著集成工藝的不斷改進(jìn)，CMOSCMOS電路的工作速度已有了大幅度的提高。電路的工作速度已有了大幅度的提高。小小 結(jié)結(jié)第第 6 6 章章 邏輯門電路邏輯門電路輸入端的負(fù)載特性之一輸入端的負(fù)載特性之一1、對(duì)于TTL邏輯門電路來(lái)說(shuō)，輸入端懸空等效于接邏輯高電平。2、若某輸入端通過(guò)電阻接地，一般當(dāng)阻值低于1K時(shí)，相當(dāng)于該輸入端接低電平，當(dāng)阻值高于10K時(shí)，相當(dāng)于該輸入端接高電平。Y1AB1CD&100KY2AB&ABDCBAY011ABBAY12Y3100AB1第第 6 6 章章 邏輯門電路邏輯門電路輸入端的負(fù)載特性