時序邏輯電路的設計_第1頁
時序邏輯電路的設計_第2頁
時序邏輯電路的設計_第3頁
時序邏輯電路的設計_第4頁
時序邏輯電路的設計_第5頁
已閱讀5頁，還剩2頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權，請進行舉報或認領

文檔簡介

1、l1 進一步強化EDA仿真軟件的使用；l2 掌握利用MSI、可編程器件設計時序邏輯電路的特點、方法；l3 掌握時序邏輯電路的調(diào)試方法；l4 進一步提高排除數(shù)字電路故障的能力。l（1）利用MSI設計n(n= ) 進 制計數(shù)器；l（2）設計彩燈循環(huán)電路，共有8只彩燈，使其7亮1暗，且這一暗燈循環(huán)右移。要求利用可編程器件設計；l實驗參考用器件：74LS160, 74LS161, 74LS00, 74LS20n n學號+40 學號 20學號 學號 201.必做內(nèi)容l（1）設計）設計四路搶答器，當主持人宣布開始時，一，當主持人宣布開始時，一旦有一個參賽者最先按下按鈕，則此參賽者對應旦有一個參賽者最先按下

2、按鈕，則此參賽者對應的指示燈亮，而其余三個參賽者的按鈕將不起作的指示燈亮，而其余三個參賽者的按鈕將不起作用，信號也不再被輸出，直到主持人宣布下一輪用，信號也不再被輸出，直到主持人宣布下一輪搶答開始為止，方法不限。搶答開始為止，方法不限。l（2）設計一個能產(chǎn)生）設計一個能產(chǎn)生11000序列的序列的移位型序列信號發(fā)生器，方法不限。，方法不限。l（3）設計一個八位）設計一個八位順序脈沖發(fā)生器，方法不限。，方法不限。2.選做內(nèi)容244X624=6X4個位十位l1 計數(shù)器實驗l （1）用仿真軟件Multisim 2001或Maxplus仿真；l （2）用MSI器件連接并調(diào)試；l （3）記錄實驗結(jié)果。l2 彩燈循環(huán)電路l （1）用仿真軟件Max plus 仿真；l （2）用ISP可編程器件實

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論