16乘16點(diǎn)陣顯示實(shí)驗(yàn)報(bào)告

1、實(shí)驗(yàn)報(bào)告實(shí)驗(yàn)名稱：16x16點(diǎn)陣顯示實(shí)驗(yàn)姓名：丄學(xué)號(hào)：201指導(dǎo)教師：解*實(shí)驗(yàn)時(shí)間：2013年4月25日信息與通信工程學(xué)院16x16點(diǎn)陣顯示實(shí)驗(yàn)1 實(shí)驗(yàn)要求任務(wù)1：將所給程序改正使結(jié)果為正顯示任務(wù)2：使顯示四個(gè)字、八個(gè)字。2 實(shí)驗(yàn)原理2.1LED顯示器結(jié)構(gòu)和原理1>8*8LED點(diǎn)陣的結(jié)構(gòu)從圖1中可以看出，8*8LED點(diǎn)陣共由64個(gè)發(fā)光二極管組成，每個(gè)發(fā)光二極管是放置在行線和列線的交叉點(diǎn)上，當(dāng)對(duì)應(yīng)的某一行置1高電平，且某一列置0低電平，則相應(yīng)的發(fā)光二極管就亮；因此要用8*8LED點(diǎn)陣來(lái)顯示一個(gè)字符或漢字，只需要根據(jù)字符或漢字圖形中的線條或筆畫(huà)，通過(guò)點(diǎn)亮多個(gè)發(fā)光二極管來(lái)勾勒出字符或漢字的線條

2、或筆畫(huà)就行了。當(dāng)要比較完美的顯示一般的漢字，單個(gè)8*8LED點(diǎn)陣模塊很難做到，因?yàn)長(zhǎng)ED的點(diǎn)數(shù)（也稱為像素點(diǎn)）不夠多，因此要顯示漢字的話，需要多個(gè)8*8LED點(diǎn)陣拼合成一個(gè)顯示屏。假如用4個(gè)8*8LED點(diǎn)陣模塊拼成16*16的點(diǎn)陣，即能滿足一般漢字的顯示。但要顯示信息量大的圖形，則需要n個(gè)多個(gè)8*8LED點(diǎn)陣，拼裝成一個(gè)大屏幕才行。LED點(diǎn)陣顯示器最大的特點(diǎn)是亮度高、功耗較低、壽命長(zhǎng)、容易控制等，因此它的應(yīng)用很廣，常用在廣場(chǎng)、車站、商業(yè)廣告等室外的顯示。2>8*8LED點(diǎn)陣的封裝和引腳規(guī)律64個(gè)發(fā)光二極管按照行共陽(yáng)、列共陰4個(gè)一組的方式封裝成一個(gè)模塊，這樣8*8LED點(diǎn)陣模塊就有8行、8

3、列共16個(gè)引腳。其實(shí)物圖如圖2，電路模塊符號(hào)圖如圖3。巾世曲*圖28*8LED點(diǎn)陣實(shí)物圖161511312111091234567S圖38*8LED點(diǎn)陣符號(hào)圖但8*8LED點(diǎn)陣的16個(gè)引腳并不是很有規(guī)律，千萬(wàn)不要想象成18個(gè)引腳是行，916個(gè)引腳是列。而且不同產(chǎn)品的點(diǎn)陣外部引腳排列規(guī)律還可能不一樣。以下是NLB1388SRA和LDM1388SRA兩個(gè)型號(hào)點(diǎn)陣引腳對(duì)應(yīng)行、列的關(guān)系表：行號(hào)H0H1H2H3H4H5H6H7引腳號(hào)9148121725列號(hào)L0L1L2L3L4L5L6L7引腳號(hào)1334106111516假如你買到一塊新的8*8LED點(diǎn)陣，又沒(méi)有關(guān)于它的相關(guān)資料，那你只有自己用萬(wàn)用表或通過(guò)

4、VCC電源串接一個(gè)510歐姆的電阻來(lái)檢測(cè)了。2.2LPM_ROM的應(yīng)用該模塊為邏輯宏模塊存儲(chǔ)器。其應(yīng)用過(guò)程如下。1選擇模塊2點(diǎn)擊ok后，得到3屬性編輯：可以根據(jù)實(shí)際需要選擇數(shù)據(jù)寬度和內(nèi)存的容量，默認(rèn)是8bit,32個(gè)字空間。修改空間和數(shù)據(jù)屬性，Cyclone系列支持最大存儲(chǔ)深度4k。該界面可以選擇輸出引腳的屬性，需要把hex文件或者mif其中mif文件或者h(yuǎn)ex文件可以由多種形式生成?；蛴啥喾N工具獲得，如Quartus的TextFile編輯器、Matlab等。FileDescriptiorS'lpm_rLim1.v0*lpm_rLim1.inc宙lprri_rijrri1.L：mp0&

5、quot;Ipm_roml.ti8fIprn_rorn1_inst.v0*lprri_rijml_titi.vVariationfileAHDLIncludefileVHDLComponentdeclarationfileQuarlussymbolfileInstantiationtemplatefileVerilog'BlackBow'declaratiorifileEjocumentdtion.Cancel<BackNewt?|Finish完成設(shè)置：egsTizardPlug-InIanager-LPI_ROMpage6of6Suuarywhenthe'Fin

6、ish'buttonispressed,theMegaWizardPlug-lriManager扁IIcre-dleth&checkedfile=sinthefollowinglist.Yourriaychoosetoincludeorexcludeafilebycheckingoruncheckingitscoirespundingcheckbox,respectively.ThestaleofcheckboxeswillberemerriberedForthenextMegaWizardF'lug門binmii匚i曰session.TheMegaWizardPlug

7、-InManagerwillcreatethesefilesinthedirectory:DAalteraquartus51gao放置該模塊：按照基本操作步驟添加引腳，并進(jìn)行編譯，排除錯(cuò)誤。注意總線形式的引腳設(shè)置方法。二那曠L三麗.可>.»i虬:pirijism-i'i(HgtonITaftugLii詢triPh93OpdionValuGLcconH-.JbxdiDnFN5Lee痂nFI'.FLixdjonFtlLccafionFW10LixdjanFfd1Lee痂nFTdjLocdiDnFf-J3OptionValueLeota-kIILiEjnPIL32Le

8、otaPh33LiEjnPKJ4LcctaLiEjnPI-SJGLcctaPNJ?LccfePI-SJ0雙擊引腳標(biāo)識(shí)，修改對(duì)話框中的內(nèi)容，獲得總線連接方式。3實(shí)驗(yàn)結(jié)果通過(guò)對(duì)程序及原理圖的修改，逐步完成了老師的要求，最后使顯示器顯示“面朝大海，春暖花開(kāi)?！?實(shí)驗(yàn)心得這次實(shí)驗(yàn)比之前更加深入一點(diǎn)，通過(guò)這次實(shí)驗(yàn)，我了解了16*16點(diǎn)陣的基本工作原理，學(xué)習(xí)了用VerilogHDL語(yǔ)言編寫點(diǎn)陣掃描的程序。雖然在實(shí)驗(yàn)中遇到了一些問(wèn)題，尤其是四個(gè)字變八個(gè)字的過(guò)程,只因?yàn)橐粋€(gè)小小的接線問(wèn)題，始終看不到“春暖花開(kāi)”。但是自己看著問(wèn)題一步一步的解決，知識(shí)一點(diǎn)一點(diǎn)的積累，確實(shí)很有成就感，這又增加了我對(duì)FPGA學(xué)習(xí)的熱

9、情。雖然還不能完全讀懂本實(shí)驗(yàn)上的所有程序，但是能夠通過(guò)修改部分程序來(lái)完成老師要求的任務(wù)，也是有意義的。附錄：實(shí)驗(yàn)程序清單dianzhenmodule(clk50mhz,row,sel0,sel1,sel2,sel3,line);inputclk50mhz;實(shí)驗(yàn)箱提供50MHz時(shí)鐘信號(hào)output/設(shè)置引腳選通點(diǎn)陣sel0,sel1,sel2,sel3;row<=row2;/列掃描line<=line2;endEndmoduleoutputreg15:0/列outputreg3:0row;line;/行wire15:0row1,row2;wire3:0line1,line2;24:0

10、reg/1Hz計(jì)數(shù)子cnt=0;5:0reg/16s計(jì)數(shù)子assignsel0=1'b0;assignsel1=1'b1;assignsel2=1'b0;assignsel3=1'b0;always(posedgeclk50mhz)beginif(cnt>=25'd50000000)begincnt<=25'b0;cnt1=0;/1Hz計(jì)時(shí)cnt1<=cnt1+1;end/16s計(jì)時(shí)器elsecnt<=cnt+1;endhangsaomiaou1(.clk50mhz(clk50mhz),.row(row1),.line(l

11、ine1);liesaomiaou2(.clk50mhz(clk50mhz),.row(row2),.line(line2);always(*)if(cnt1<=5'd31)beginrow<=row1;/行掃描line<=line1;endelsebegininputclk50mhz;實(shí)驗(yàn)箱輸入50MHz時(shí)鐘信號(hào)outputreg15:0row;/列outputreg3:0line;/行reg24:0cnt1,cnt2;/計(jì)數(shù)子regclkrow,clkline;/列脈沖、行脈沖行掃描modulehangsaomiao(clk50mhz,line,row);alwa

12、ys(posedgeclk50mhz)beginif(cnt1>=25'd50000000)begincnt1<=25'b0;clkrow=clkrow;/1s列脈沖endelsecnt1<=cnt1+1;endalways(posedgeclk50mhz)beginif(cnt2>=25'd500)begincnt2<=25'b0;clkline=clkline;/100KHz行脈沖endelsecnt2<=cnt2+1;endalways(posedgeclkline)begincase(line)4'd0:lin

13、e<=4'd1;/高速行掃描row<=16'b0001000000000000;4'd1:line<=4'd2;16'b0001000000000000:4'd2:line<=4'd3;row<=16'b0010000000000000;4'd3:line<=4'd4;16'b0010000000000000:4'd4:line<=4'd5;row<=16'b0100000000000000;4'd5:line<=4

14、9;d6;16'b0100000000000000:4'd6:line<=4'd7;row<=16'b1000000000000000;4'd7:line<=4'd8;16'b1000000000000000:4'd8:line<=4'd9;row<=16'b0000000000000001;4'd9:line<=4'd10;default:4'd10:line<=4'd11;row<=16'b0000000000000001;

15、4'd11:line<=4'd12;endcase4'd12:line<=4'd13;end4'd13:line<=4'd14;endmodule4'd14:line<=4'd15;4'd15:line<=4'd0;列掃描default:line<=4'd0;moduleliesaomiao(clk50mhz,row,line);endcaseinputclk50mhz;end實(shí)驗(yàn)箱輸入50MHz時(shí)鐘信號(hào)always(posedgeclkrow)outputreg15:0

16、row;時(shí)間間隔為Is的列掃描/行beginoutputreg3:0line;case(row)/列16'b0000000000000001:reg24:0cnt;row<=16'b0000000000000010;/計(jì)數(shù)子16'b0000000000000010:regclk;row<=16'b0000000000000100;always(posedgeclk50mhz)16'b0000000000000100:beginrow<=16'b0000000000001000;if(cnt>=25'd5000000

17、0)16'b0000000000001000:beginrow<=16'b0000000000010000;cnt<=25'b0;16'b0000000000010000:clk=clk;/1srow<=16'b0000000000100000;end16'b0000000000100000:elserow<=16'b0000000001000000;cnt<=cnt+1;16'b0000000001000000:endrow<=16'b0000000010000000;always(p

18、osedgeclk)16'b0000000010000000:/列掃描row<=16'b0000000100000000;begin16'b0000000100000000:case(line)row<=16'b0000001000000000;4'h0:begin16'b0000001000000000:row=16'b1111111111111111;line<=4'h1;endrow<=16'b0000010000000000;4'h1:begin16'b00000100000

19、00000:row=16'b1111111111111111;line<=4'h2;endrow<=16'b0000100000000000;4'h2:begin16'b0000100000000000:row=16'b1111111111111111;line<=4'h3;end4'h3:beginrow=16'b1111111111111111;line<=4'h4;end4'h4:beginrow=16'b1111111111111111;line<=4'h5;end4'h5:beginrow=16'b1111111111111111;line<=4'h6;end4'h6:beginrow=16'b11111111111111