PCBlayout線寬與電流

1、PCBlayout線寬與電流PCB線寬與電流的關(guān)系表2010-10-2110:35:27|分類：工作學(xué)習(xí)I標(biāo)簽：pcb信號(hào)布線差分電路I字號(hào)大中小訂閱2010-6-71:06:00|By:jjwzdPCB設(shè)計(jì)銅鉑厚度、線寬和電流關(guān)系表銅厚/35um銅厚/50um銅厚/70um電流(A)線寬(mm)電流(A)線寬(mm)電流(A)線寬(mm)4.5 2.55.12.562.5424.32.55.123.2 1.53.51.54.21.52.71.231.23.61.22.2 12.612.3120.82.40.82.80.81.6 0.61.90.62.30.61.350.51.70.520.5

2、1.10.41.350.41.70.40.80.31.10.31.30.30.550.20.70.20.90.20.20.150.50.150.70.15也可以使用經(jīng)驗(yàn)公式計(jì)算：0.15X線寬(W)=A以上數(shù)據(jù)均為溫度在25°C下的線路電流承載值.導(dǎo)線阻抗:0.0005XL/W(線長(zhǎng)/線寬)電流承載值與線路上元器件數(shù)量/焊盤(pán)以及過(guò)孔都直接關(guān)系ZT主板的各種類型信號(hào)的基本走線要求首先在做圖之前應(yīng)對(duì)一些重要信號(hào)進(jìn)行Space設(shè)置和一些線寬設(shè)置，如果客沒(méi)有Layoutguaid，這就要求我們自已要有這方面的經(jīng)驗(yàn)，一般情況下我們要注意以下信號(hào)的基本走線規(guī)則：1、CPU的走線：CPU的走線一般

3、情況下是走5/10Control線間距要稍大些，在20mil左右，<1>Data線（0-63）64根；<2>Address線（3-31）REQ（0-4）等<3>Control線（一般分布在data線和Address線的中間）Data線走線時(shí)每16根線為一組走在一起，走同層。（0-15）（16-31）（32-47）（48-63）且每組分布23根控制線，Address線走線時(shí)每16根為一組走在一起，走同層，所不同的是Address線是從（3-31）前面（0-2）沒(méi)有。一般分2組，<1>（

4、3-16）加5根REQ的線，18根；<2>（17-31）16根；CPU信號(hào)走線時(shí)還應(yīng)與其他信號(hào)用20-30mil的GND線分開(kāi)，如DDR的信號(hào)，以方便打VIA下內(nèi)層GND,起到包地的作用。2、DDR信號(hào)：DDR的線除Control線外，一般也是走5/10Control線要保持20mil的線距，和CPU一樣也主要分為以下3類：<1>Data線（0-63）64根<2>Address線（0-13）另外還有一些其他名字的address信號(hào)線，<3>Control線（一般分布在data和add

5、ress的線中間）Data線走線時(shí)每8根為一組另加DQM,DQS2根Control線走在一起，走同層，主要分組方式為：MD(0-7)加DQM0DQS0MD(8-15)加DQM1DQS1MD(16-23)加DQM2DQS2MD(24-31)加DQM3DQS3MD(32-39)加DQM4DQS4MD(40-47)加DQM5DQS5MD(48-55)加DQM6DQS6MD(56-63)加DQM7DQS7Address線盡量全部走在一起；另外DDR部分還有3對(duì)CLK線如果是雙通道的DDR則有6對(duì)CLK線，CLK配對(duì)走，與其他信號(hào)應(yīng)至少保持20mil以上的間距。DDR和CPU一樣也應(yīng)與其他信號(hào)用20-3

6、0mil的GND信號(hào)隔開(kāi)，主要是CPU和AGP的信號(hào)3、CLK信號(hào)：CLK信號(hào)是主板當(dāng)中最為重要的信號(hào)，一般大至有以下幾種：<1>200兆<2>100兆<3>66兆<4>48兆<5>16兆一般前2種主要是用于CPU和NB當(dāng)中，為高頻CLK線，應(yīng)至少保持25mil以上的間距，配對(duì)走，一般走5/7，第3種主要用于DDR和SB當(dāng)中，走20/7/5/7/20，第4種一般用于PCI和AGP當(dāng)中，走20/7/5/7/20，第5種一般用得很少，主要是用于一些小的IC.和

7、AUDIO部分，這種CLK相對(duì)前幾種要稍顯得不是那么的重要，走15/5/15即可，CLK信號(hào)還應(yīng)少打via,一般不可超過(guò)2個(gè)VAI.走線時(shí)盡量參考到GND.晶振在組件面不可走線，晶振的信號(hào)盡量要短。4、IDE信號(hào)：IDE信號(hào)主要有（pdO-15）16根線加2根控制線，還有一些其他信號(hào)的線，控制線一般在25pin，和27pin,Space走10/5/10即可，5、USB信號(hào)：USB1.0走10/10/10.與其他信號(hào)空20mil以上即可；USB2.0走7.5/7.5/7.5與其他信號(hào)空20mil以上即可；走線時(shí)盡量參考到GND層。少打VAI,盡量不要超過(guò)2個(gè)VAI.6、LAN信號(hào)：LAN,信號(hào)一

8、般有2對(duì)信號(hào)，配對(duì)走，走20/7/5/7/20或20/10/10/10/20走線時(shí)盡量參考到GND層。少打VAI,盡量不要超過(guò)2個(gè)via.7、AUDIO信號(hào)：AUDIO信號(hào)一般走10/10即可，一般不能穿其他信號(hào)區(qū)過(guò)，其他信號(hào)區(qū)也不能穿AUDIO區(qū)過(guò)。8、VLINK信號(hào)VLINK信號(hào)一般有11根data線和2根控制線，2根控制線配對(duì)走，VLINK信號(hào)的間距要大一些，至少要保持15mil以上，2根對(duì)線與其他VLINK信號(hào)要保持20mil的線距。不要超過(guò)2個(gè)via，要包地。9、PCI信號(hào)：PCI信號(hào)要求不是那么的高,，走5/5/5即可。10、電源信號(hào)：電源信號(hào)走線時(shí)應(yīng)注意線寬，主要是要分清電源的來(lái)

9、源和電流量，一般我們1A走40mil線寬即可，線寬不夠時(shí)可考慮鋪銅或切到內(nèi)層，應(yīng)盡量不要與重要信號(hào)走太近。ZT布線系統(tǒng)中的屏蔽及非屏蔽采用屏蔽布線系統(tǒng)主要是基于電磁兼容方面的考慮。所謂電磁兼容是指電子設(shè)備或網(wǎng)絡(luò)系統(tǒng)具有一定的抵抗電磁干擾的能力，同時(shí)不能產(chǎn)生過(guò)量的電磁輻射。也就是說(shuō)，要求該設(shè)備或網(wǎng)絡(luò)系統(tǒng)能夠在比較惡劣的電磁環(huán)境中正常工作,同時(shí)又不能輻射過(guò)量的電磁波干擾周圍其它設(shè)備及網(wǎng)絡(luò)的正常工作。為什么目前電磁兼容引起重視?一方面,外界電磁環(huán)境越來(lái)越惡劣，新的電磁干擾源不斷產(chǎn)生，如無(wú)線尋呼,移動(dòng)電話,微蜂窩個(gè)人通信系統(tǒng)等相繼出現(xiàn),而且工作頻率不斷提高。另一方面,數(shù)據(jù)通信速率迅速增長(zhǎng),因?yàn)橥ㄐ乓巡?/p>

10、只局限于語(yǔ)音,數(shù)據(jù),還包括高質(zhì)量的圖象信號(hào)。以局域網(wǎng)技術(shù)來(lái)講,網(wǎng)絡(luò)速率已經(jīng)從以前的10MBPS提高到100MBPS，乃至ATM155MBPS,622MBPS,及目前議論較多的GBPS局域網(wǎng)技術(shù)。網(wǎng)絡(luò)速率的提高,意味著工作頻率的提高,而高頻信號(hào)更易于受到電磁干擾,這就是在布線系統(tǒng)中引入電磁兼容概念的原因。在歐洲,電磁兼容已經(jīng)引起高度重視,并有一系列有關(guān)EMC的法規(guī)及標(biāo)準(zhǔn),如89/336/EEC,EN55022及55024，按照歐洲規(guī)定，從1996年1月1日起,所有有源設(shè)備必須符合EMC規(guī)定，同時(shí)貼有CE標(biāo)志。布線系統(tǒng)屬于無(wú)源系統(tǒng)，但是，一旦它與有源網(wǎng)絡(luò)設(shè)備相連構(gòu)成系統(tǒng),它也必須服從EMC的規(guī)定。

11、UTP(非屏蔽雙絞線)電纜的EMC原理及局限性UTP電纜屬于平衡傳輸系統(tǒng),它利用扭絞來(lái)抵消電磁干擾及電磁輻射。但是,利用這種平衡性來(lái)抵消電磁干擾及電磁輻射需要具備以下的條件:1) UTP必須是理想的平衡系統(tǒng)UTP只有具有理想的平衡特性才能有效地抵消電磁干擾及電磁輻射，但是，理想的平衡UTP是不存在的,因?yàn)椋篴) UTP的平衡特性受周圍環(huán)境影響當(dāng)UTP電纜附近存在金屬物體或隱蔽接地時(shí)，由于不同導(dǎo)體與金屬物體或地的距離不同,UTP的平衡特性會(huì)遭到破壞。實(shí)驗(yàn)表明，將UTP電纜穿入25.4MM鋼管中，其衰減會(huì)增大2.5%,說(shuō)明其特性阻抗減小了，從而表明UTP受周圍環(huán)境影響。b) 彎曲也會(huì)破壞UTP的平

12、衡特性在實(shí)際安裝時(shí)，電纜不可避免要彎曲。當(dāng)電纜彎曲時(shí),相鄰絞節(jié)將疏密不同,不能有效抵消電磁干擾及電磁輻射。2) UTP的節(jié)距與電磁干擾或信號(hào)波長(zhǎng)相比必須充分小,才能有效地抵消電磁干擾和電磁輻射，即節(jié)距越小,EMC性能越好。但是,雙絞線的絞結(jié)節(jié)距不可能無(wú)限減小。實(shí)驗(yàn)表明，當(dāng)外界電磁干擾或網(wǎng)絡(luò)工作頻率超過(guò)30MHZ時(shí),UTP的EMC性能下降，即網(wǎng)絡(luò)的可靠性降低，誤碼率增大，電磁輻射也相應(yīng)增大,UTP廠商的技術(shù)資料里也承認(rèn)這一點(diǎn)。以前的網(wǎng)絡(luò)一般工作在較低的頻率范圍,如10MBPS以太網(wǎng)工作頻率為10MHZ以內(nèi),16MHZ令牌網(wǎng)的工作頻率在16MHZ以內(nèi),UTP系統(tǒng)在這樣低的工作頻帶內(nèi)具有一定的EMC

13、能力,而且計(jì)算機(jī)通信具有出錯(cuò)重發(fā)及糾錯(cuò)能力,所以網(wǎng)絡(luò)能夠在一定的電磁環(huán)境中正常工作。但是，隨著快速以太網(wǎng)(100MBPS),ATM(155MBPS,622MBPS)及GBPS以太網(wǎng)技術(shù)逐漸實(shí)用化，網(wǎng)絡(luò)的工作頻率不斷提高，同時(shí)外界電磁干擾頻率也日益提高,UTP的平衡特性已不足以抵消網(wǎng)絡(luò)本身的電磁輻射及外界的電磁干擾。所以,對(duì)于高速網(wǎng)絡(luò),非屏蔽系統(tǒng)要依賴壓縮編碼技術(shù)，將高速數(shù)據(jù)壓縮到30MHZ以下，如ATM155MBPS，采用CAP16編碼技術(shù)將帶寬壓縮到25.8MHZ。采用復(fù)雜的編碼方式固然可以提高頻譜利用率,但是需要在布線系統(tǒng)的兩端加編碼及解碼設(shè)備,網(wǎng)絡(luò)成本增加,而抗干擾能力降低,可靠性下降。

14、ZTPCB設(shè)計(jì)問(wèn)答集(一)1、如何選擇PCB板材？選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問(wèn)題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損耗(dielectricloss)會(huì)對(duì)信號(hào)衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何避免高頻干擾？避免高頻干擾的基本思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距

15、離，或加groundguard/shunttraces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問(wèn)題？信號(hào)完整性基本上是阻抗匹配的問(wèn)題。而影響阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(outputimpedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。4、差分布線方式是如何實(shí)現(xiàn)的？差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(si

16、de-by-side),為兩條線走在上下相鄰兩層(over-under)。一般以前者side-by-side(并排，并肩)實(shí)現(xiàn)的方式較多。5、對(duì)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線,如何實(shí)現(xiàn)差分布線？要用差分布線一定是信號(hào)源和接收端也都是差分信號(hào)才有意義。所以對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。6、接收端差分線對(duì)之間可否加一匹配電阻？接收端差分線對(duì)間的匹配電阻通常會(huì)加,其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)好些。07、為何差分對(duì)的布線要靠近且平行？對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differentialimpedance)的值，此值是設(shè)

17、計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近,差分阻抗就會(huì)不一致,就會(huì)影響信號(hào)完整性(signalintegrity)及時(shí)間延遲(timingdelay)。8、如何處理實(shí)際布線中的一些理論沖突的問(wèn)題基本上,將模/數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過(guò)有分割的地方(moat),還有不要讓電源和信號(hào)的回流電流路徑(returningcurrentpath)變太大。晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號(hào),必須滿足loopgain與phase的規(guī)范,而這模擬信號(hào)的振蕩規(guī)范很容易受到干擾,即使加groundguardtraces可能也無(wú)法完全隔離干擾。而

18、且離的太遠(yuǎn),地平面上的噪聲也會(huì)影響正反饋振蕩電路。所以,一定要將晶振和芯片的距離進(jìn)可能靠近。確實(shí)高速布線與EMI的要求有很多沖突。但基本原則是因EMI所加的電阻電容或ferritebead,不能造成信號(hào)的一些電氣特性不符合規(guī)范。所以,最好先用安排走線和PCB迭層的技巧來(lái)解決或減少EMI的問(wèn)題,如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferritebead的方式,以降低對(duì)信號(hào)的傷害。9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)控制繞線方式及過(guò)孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如,是否有足夠的約束條件控

19、制蛇行線(serpentine)蜿蜒的方式，能否控制差分對(duì)的走線間距等。這會(huì)影響到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的想法。另外,手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如,走線的推擠能力,過(guò)孔的推擠能力,甚至走線對(duì)敷銅的推擠能力等等。所以,選擇一個(gè)繞線引擎能力強(qiáng)的布線器,才是解決之道10、關(guān)于testcoupon。testcoupon是用來(lái)以TDR(TimeDomainReflectometer)測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。一般要控制的阻抗有單根線和差分對(duì)兩種情況。所以，testcoupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要控制的線一樣。最重要的是測(cè)

20、量時(shí)接地點(diǎn)的位置。為了減少接地引線(groundlead)的電感值，TDR探棒(probe)接地的地方通常非常接近量信號(hào)的地方(probetip),所以，testcoupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。ZTPCB設(shè)計(jì)問(wèn)答集(二)11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域可以敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗，例如在dualstripline的結(jié)構(gòu)時(shí)。12、是否可以把電源平面上面的信號(hào)線使用微帶線

21、模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否可以使用帶狀線模型計(jì)算？是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板:頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。13、在高密度印制板上通過(guò)軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎？一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，如果走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒(méi)辦法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測(cè)試的地方。14、添加測(cè)試點(diǎn)會(huì)不會(huì)影響高速信號(hào)的質(zhì)量？至于會(huì)不會(huì)影響信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)

22、到底多快而定。基本上外加的測(cè)試點(diǎn)(不用在線既有的穿孔(viaorDIPpin)當(dāng)測(cè)試點(diǎn))可能加在在線或是從在線拉一小段線出來(lái)。前者相當(dāng)于是加上一個(gè)很小的電容在在線，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edgerate)有關(guān)。影響大小可透過(guò)仿真得知。原則上測(cè)試點(diǎn)越小越好(當(dāng)然還要滿足測(cè)試機(jī)具的要求)分支越短越好。15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接？各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子(此為Kirchofcurrentlaw)。

23、這地層上的電流會(huì)找阻抗最小的地方流回去。所以，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來(lái)控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對(duì)其它較敏感信號(hào)的影響。16、能介紹一些國(guó)外關(guān)于高速PCB設(shè)計(jì)的技術(shù)書(shū)籍和數(shù)據(jù)嗎？現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算器等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工作頻率已達(dá)GHz上下，疊層數(shù)就我所知有到40層之多。計(jì)算器相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無(wú)論是一般的PC或服務(wù)器(Server)，板子上的最

24、高工作頻率也已經(jīng)達(dá)到400MHz(如Rambus)以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buriedvias)、mircrovias及build-up制程工藝的需求也漸漸越來(lái)越多。這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。17、兩個(gè)常被參考的特性阻抗公式：微帶線(microstrip)Z=87/sqrt(Er+1.41)ln5.98H/(0.8W+T)其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectricconstant)。此公式必須在0.1<(W/H)<2.0及1&It;(Er)<

25、15的情況才能應(yīng)用。帶狀線(stripline)Z=60/sqrt(Er)ln4H/0.67n(T+0.8W)其中，H為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。18、差分信號(hào)線中間可否加地線？差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處，如fluxcancellation，抗噪聲(noiseimmunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。19、剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？國(guó)內(nèi)何處可以承接該類電路板加

26、工？可以用一般設(shè)計(jì)PCB的軟件來(lái)設(shè)計(jì)柔性電路板(FlexiblePrintedCircuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。20、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么？選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassisground提供低阻抗的路徑給回流電流(returningcurrent)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用

27、的螺絲將PCB的地層與chassisground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。ZTPCB設(shè)計(jì)問(wèn)答集(三)21、電路板DEBUG應(yīng)從那幾個(gè)方面著手？就數(shù)字電路而言，首先先依序確定三件事情：1.確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來(lái)的順序與快慢有某種規(guī)范。2.確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒(méi)有非單調(diào)(non-monotonic)的問(wèn)題。3.確認(rèn)reset信號(hào)是否達(dá)到規(guī)范要求。這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來(lái)依照系統(tǒng)運(yùn)作原理與busprotocol來(lái)debug。22、在電路板尺寸固定的情

28、況下，如果設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線密度，但是這樣有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過(guò)細(xì)也使阻抗無(wú)法降低，請(qǐng)專家介紹在高速(>100MHz)高密度PCB設(shè)計(jì)中的技巧？在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalkinterference)確實(shí)是要特別注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signalintegrity)有很大的影響。以下提供幾個(gè)注意的地方：控制走線特性阻抗的連續(xù)與匹配。走線間距的大小。一般?？吹降拈g距為兩倍線寬。可以透過(guò)仿真來(lái)知道走線間距對(duì)時(shí)序及信號(hào)完整性的影響，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。選擇適

29、當(dāng)?shù)亩私臃绞健１苊馍舷孪噜弮蓪拥淖呔€方向相同，甚至有走線正好上下重疊在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。利用盲埋孔(blind/buriedvia)來(lái)增加走線面積。但是PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)很難達(dá)到完全平行與等長(zhǎng)，不過(guò)還是要盡量做到。除此以外，可以預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的影響。23、模擬電源處的濾波經(jīng)常是用LC電路。但是為什么有時(shí)LC比RC濾波效果差？LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。如果電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不

30、如RC。但是，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。24、濾波時(shí)選用電感，電容值的方法是什么？電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。如果LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripplenoise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有影響。另外，如果這LC是放在開(kāi)關(guān)式電源(switchingregulationpower)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)

31、負(fù)反饋控制(negativefeedbackcontrol)回路穩(wěn)定度的影響。25、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力？PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferritebead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過(guò)EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。盡可能選用信號(hào)斜率(slewrate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。注意高頻器件擺放的位置，不要太靠近對(duì)外的連接器。注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(returncu

32、rrentpath)，以減少高頻的反射與輻射。在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特別注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassisground?？蛇m當(dāng)運(yùn)用groundguard/shunttraces在一些特別高速的信號(hào)旁。但要注意guard/shunttraces對(duì)走線特性阻抗的影響。電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。26、當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開(kāi)，原因何在？將數(shù)/模地分開(kāi)的原因是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地

33、產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。如果地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又非常接近，則即使數(shù)模信號(hào)不交叉，模擬的信號(hào)依然會(huì)被地噪聲干擾。也就是說(shuō)數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。27、另一種作法是在確保數(shù)/模分開(kāi)布局，且數(shù)/模信號(hào)走線相互不交叉的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到這個(gè)地平面上。道理何在？數(shù)模信號(hào)走線不能交叉的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(returncurrentpath)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交叉，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在

34、模擬電路區(qū)域內(nèi)。28、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問(wèn)題？在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/doublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)影響走線的特性阻抗值。也就是說(shuō)要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正根本解決問(wèn)題的方法還是布線時(shí)盡量注意

35、避免阻抗不連續(xù)的發(fā)生。29、哪里能提供比較準(zhǔn)確的IBIS模型庫(kù)？IBIS模型的準(zhǔn)確性直接影響到仿真的結(jié)果?；旧螴BIS可看成是實(shí)際芯片I/Obuffer等效電路的電氣特性數(shù)據(jù)，一般可由SPICE模型轉(zhuǎn)換而得(亦可采用測(cè)量，但限制較多)，而SPICE的數(shù)據(jù)與芯片制造有絕對(duì)的關(guān)系，所以同樣一個(gè)器件不同芯片廠商提供，其SPICE的數(shù)據(jù)是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之?dāng)?shù)據(jù)也會(huì)隨之而異。也就是說(shuō)，如果用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型數(shù)據(jù)，因?yàn)闆](méi)有其它人會(huì)比他們更清楚他們的器件是由何種工藝做出來(lái)的。如果廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是根本解決之道。30、在

36、高速PCB設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面.前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).所以不能只注意高頻而忽略低頻的部分一個(gè)好的EMI/EMC設(shè)計(jì)必須一開(kāi)始布局時(shí)就要考慮到器件的位置,PCB疊層的安排,重要聯(lián)機(jī)的走法,器件的選擇等,如果這些沒(méi)有事前有較佳的安排,事后解決則會(huì)事倍功半,增加成本.例如時(shí)鐘產(chǎn)生器的位置盡量不要靠近對(duì)外的連接器,高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射，器件所推的信

37、號(hào)之斜率(slewrate)盡量小以減低高頻成分,選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲另外,注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也就是回路阻抗loopimpedance盡量小)以減少輻射.還可以用分割地層的方式以控制高頻噪聲的范圍.最后，適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassisground)。ZTPCB設(shè)計(jì)問(wèn)答集(四)31、如何選擇EDA工具？目前的pcb設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，所以并不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者可以采用PLD芯片廠家提供的

38、集成環(huán)境，在做到百萬(wàn)門(mén)以上的設(shè)計(jì)時(shí)可以選用單點(diǎn)工具。32、請(qǐng)推薦一種適合于高速信號(hào)處理和傳輸?shù)腅DA軟件。常規(guī)的電路設(shè)計(jì)，INNOVEDA的PADS就非常不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采用Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，當(dāng)然Mentor的性能還是非常不錯(cuò)的，特別是它的設(shè)計(jì)流程管理方面應(yīng)該是最為優(yōu)秀的。(大唐電信技術(shù)專家王升)33、對(duì)PCB板各層含義的解釋Topoverlay頂層器件名稱，也叫topsilkscreen或者topcomponentlegend,比如R1C5,IC10.bottomove

39、rlay同理multilayer如果你設(shè)計(jì)一個(gè)4層板，你放置一個(gè)freepadorvia,定義它作為multilay那么它的pad就會(huì)自動(dòng)出現(xiàn)在4個(gè)層上，如果你只定義它是toplayer,那么它的pad就會(huì)只出現(xiàn)在頂層上。34、2G以上高頻PCB設(shè)計(jì)，走線,排版,應(yīng)重點(diǎn)注意哪些方面？2G以上高頻PCB屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的布局（layout）和布線（routing）應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無(wú)源器件是通過(guò)參數(shù)化定義，特殊形狀銅箔實(shí)現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯特殊形狀銅箔。Mentor

40、公司的boardstation中有專門(mén)的RF設(shè)計(jì)模塊，能夠滿足這些要求。而且，一般射頻設(shè)計(jì)要求有專門(mén)射頻電路分析工具，業(yè)界最著名的是agilent的eesoft,和Mentor的工具有很好的接口。35、2G以上高頻PCB設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?射頻微帶線設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在這個(gè)場(chǎng)提取工具中規(guī)定。36、對(duì)于全數(shù)字信號(hào)的PCB,板上有一個(gè)80MHz的鐘源。除了采用絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采用什么樣的電路進(jìn)行保護(hù)？確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過(guò)保護(hù)實(shí)現(xiàn)，一般采用時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采用時(shí)鐘驅(qū)

41、動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采用點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載基本匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。37、如果用單獨(dú)的時(shí)鐘信號(hào)板，一般采用什么樣的接口，來(lái)保證時(shí)鐘信號(hào)的傳輸受到的影響??？時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采用單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長(zhǎng)度。而且單板的接地供電也是問(wèn)題。如果要長(zhǎng)距離傳輸，建議采用差分信號(hào)。LVDS信號(hào)可以滿足驅(qū)動(dòng)能力要求，不過(guò)您的時(shí)鐘不是太快，沒(méi)有必要。38、27M,SDRAM時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾很大。除了縮短線長(zhǎng)以外，還有

42、那些好辦法？如果是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為50%，因?yàn)檫@種情況下，信號(hào)沒(méi)有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。此外，對(duì)于如果是單向的時(shí)鐘信號(hào)，一般采用源端串聯(lián)匹配。這樣可以抑制二次反射，但不會(huì)影響時(shí)鐘沿速率。源端匹配值，可以采用下圖公式得到。39、什么是走線的拓?fù)浼軜?gòu)？Topology有的也叫routingorder對(duì)于多端口連接的網(wǎng)絡(luò)的布線次序。40、怎樣調(diào)整走線的拓?fù)浼軜?gòu)來(lái)提高信號(hào)的完整性？這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類信號(hào)，拓樸影響都不一樣，很難說(shuō)哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采用何種拓樸對(duì)工程師要求很高，要求對(duì)電路原理，信號(hào)

43、類型，甚至布線難度等都要了解。ZTPCB設(shè)計(jì)問(wèn)答集（五）41、怎樣通過(guò)安排疊層來(lái)減少EMI問(wèn)題？首先，EMI要從系統(tǒng)考慮，單憑PCB無(wú)法解決問(wèn)題。層迭對(duì)EMI來(lái)講，我認(rèn)為主要是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。42、為何要鋪銅？一般鋪銅有幾個(gè)方面原因。1,EMC.對(duì)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些特殊地，如PGND起到防護(hù)作用。2,PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，對(duì)于布線較少的PCB板層鋪銅。3,信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。當(dāng)然還有散熱，

44、特殊器件安裝要求鋪銅等等原因。43、在一個(gè)系統(tǒng)中，包含了dsp和pld，請(qǐng)問(wèn)布線時(shí)要注意哪些問(wèn)題呢？看你的信號(hào)速率和布線長(zhǎng)度的比值。如果信號(hào)在傳輸在線的時(shí)延和信號(hào)變化沿時(shí)間可比的話，就要考慮信號(hào)完整性問(wèn)題。另外對(duì)于多個(gè)DSP，時(shí)鐘，數(shù)據(jù)信號(hào)走線拓普也會(huì)影響信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。44、除protel工具布線外，還有其他好的工具嗎？至于工具，除了PROTEL，還有很多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長(zhǎng)。45、什么是“信號(hào)回流路徑”？信號(hào)回流路徑，即returncurre

45、nt。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過(guò)最短路徑返回驅(qū)動(dòng)器端。這個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。Dr.Johson在他的書(shū)中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過(guò)程。SI分析的就是這個(gè)圍場(chǎng)的電磁特性,以及他們之間的耦合。46、如何對(duì)接插件進(jìn)行SI分析？在IBIS3.2規(guī)范中，有關(guān)于接插件模型的描述。一般使用EBD模型。如果是特殊板，如背板，需要SPICE模型。也可以使用多板仿真軟件（HYPERLYNX或IS_multiboard）,建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。當(dāng)然這

46、種方式會(huì)不夠精確，但只要在可接受范圍內(nèi)即可。47、請(qǐng)問(wèn)端接的方式有哪些？端接（terminal），也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。48、采用端接（匹配）的方式是由什么因素決定的？匹配采用方式一般由BUFFER特性，拓普情況，電平種類和判決方式來(lái)決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。49、采用端接（匹配）的方式有什么規(guī)則？數(shù)字電路最關(guān)鍵的是時(shí)序問(wèn)題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到可以確定的信號(hào)。對(duì)于電平有效信號(hào)，在保證建立、保持時(shí)間的前提

47、下，信號(hào)質(zhì)量穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿足要求。MentorICX產(chǎn)品教材中有關(guān)于匹配的一些資料。另外HighSpeedDigitaldesignahandbookofblackmagic有一章專門(mén)對(duì)terminal的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，可供50、能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真？如果不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？IBIS模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結(jié)構(gòu)級(jí)模型。ZTPCB設(shè)計(jì)問(wèn)答集(六)51、在數(shù)字和模擬并存的系統(tǒng)中，有2種處理方法，一個(gè)是數(shù)字地和模擬地分

48、開(kāi)，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠連接，而電源不分開(kāi)；另一種是模擬電源和數(shù)字電源分開(kāi)用FB連接，而地是統(tǒng)一地地。請(qǐng)問(wèn)李先生，這兩種方法效果是否一樣？應(yīng)該說(shuō)從原理上講是一樣的。因?yàn)殡娫春偷貙?duì)高頻信號(hào)是等效的。區(qū)分模擬和數(shù)字部分的目的是為了抗干擾，主要是數(shù)字電路對(duì)模擬電路的干擾。但是，分割可能造成信號(hào)回流路徑不完整，影響數(shù)字信號(hào)的信號(hào)質(zhì)量，影響系統(tǒng)EMC質(zhì)量。因此，無(wú)論分割哪個(gè)平面，要看這樣作，信號(hào)回流路徑是否被增大，回流信號(hào)對(duì)正常工作信號(hào)干擾有多大。現(xiàn)在也有一些混合設(shè)計(jì)，不分電源和地，在布局時(shí)，按照數(shù)字部分、模擬部分分開(kāi)布局布線，避免出現(xiàn)跨區(qū)信號(hào)。52、安規(guī)

49、問(wèn)題：FCC、EMC的具體含義是什么？FCC:federalcommunicationcommission美國(guó)通信委員會(huì)EMC:electromegneticcompatibility電磁兼容FCC是個(gè)標(biāo)準(zhǔn)組織，EMC是一個(gè)標(biāo)準(zhǔn)。標(biāo)準(zhǔn)頒布都有相應(yīng)的原因，標(biāo)準(zhǔn)和測(cè)試方法。53、何謂差分布線？差分信號(hào)，有些也稱差動(dòng)信號(hào)，用兩根完全一樣，極性相反的信號(hào)傳輸一路數(shù)據(jù)，依靠?jī)筛盘?hào)電平差進(jìn)行判決。為了保證兩根信號(hào)完全一致，在布線時(shí)要保持并行，線寬、線間距保持不變。54、PCB仿真軟件有哪些？仿真的種類很多，高速數(shù)字電路信號(hào)完整性分析仿真分析(SI)常用軟件有icx,signalvision,hyperl

50、ynx,XTK,speectraquest等。有些也用Hspice。55、PCB仿真軟件是如何進(jìn)行LAYOUT仿真的？高速數(shù)字電路中，為了提高信號(hào)質(zhì)量，降低布線難度，一般采用多層板，分配專門(mén)的電源層，地層。56、在布局、布線中如何處理才能保證50M以上信號(hào)的穩(wěn)定性高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的影響。因此，100M以上的高速信號(hào)布局時(shí)要求信號(hào)走線盡量短。數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)間來(lái)界定的。而且，不同種類的信號(hào)(如TTL,GTL,LVTTL),確保信號(hào)質(zhì)量的方法不一樣。57、室外單元的射頻部分，中頻部分，乃至對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往采用部署在同一PCB上，請(qǐng)

51、問(wèn)對(duì)這樣的PCB在材質(zhì)上有何要求？如何防止射頻，中頻乃至低頻電路互相之間的干擾？混合電路設(shè)計(jì)是一個(gè)很大的問(wèn)題。很難有一個(gè)完美的解決方案。一般射頻電路在系統(tǒng)中都作為一個(gè)獨(dú)立的單板進(jìn)行布局布線，甚至?xí)袑ｉT(mén)的屏蔽腔體而且射頻電路一般為單面或雙面板，電路較為簡(jiǎn)單，所有這些都是為了減少對(duì)射頻電路分布參數(shù)的影響，提高射頻系統(tǒng)的一致性。相對(duì)于一般的FR4材質(zhì)，射頻電路板傾向與采用高Q值的基材，這種材料的介電常數(shù)比較小，傳輸線分布電容較小，阻抗高，信號(hào)傳輸時(shí)延小。在混合電路設(shè)計(jì)中，雖然射頻，數(shù)字電路做在同一塊PCB上，但一般都分成射頻電路區(qū)和數(shù)字電路區(qū)，分別布局布線。之間用接地過(guò)孔帶和屏蔽盒屏蔽。58、對(duì)于

52、射頻部分，中頻部分和低頻電路部分部署在同一PCB上，mentor有什么解決方案？Mentor的板級(jí)系統(tǒng)設(shè)計(jì)軟件，除了基本的電路設(shè)計(jì)功能外，還有專門(mén)的RF設(shè)計(jì)模塊。在RF原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，并且提供和EESOFT等射頻電路分析仿真工具的雙向接口；在RFLAYOUT模塊中，提供專門(mén)用于射頻電路布局布線的圖案編輯功能，也有和EESOFT等射頻電路分析仿真工具的雙向接口，對(duì)于分析仿真后的結(jié)果可以反標(biāo)回原理圖和PCB。同時(shí)，利用Mentor軟件的設(shè)計(jì)管理功能，可以方便的實(shí)現(xiàn)設(shè)計(jì)復(fù)用，設(shè)計(jì)派生，和協(xié)同設(shè)計(jì)。大大加速混合電路設(shè)計(jì)進(jìn)程。手機(jī)板是典型的混合電路設(shè)計(jì)，很多大型手機(jī)設(shè)計(jì)制造商都利用Mentor加安杰倫的eesoft作為設(shè)計(jì)59、mentor的產(chǎn)品結(jié)構(gòu)如何？MentorGra