第2章 邏輯門電路

1、第2章邏輯門電路2.1TTL集成門電路2.2其他類型的雙極型集成電路2.3CMOS集成門電路2.4邏輯門電路使用中的幾個實際問題2.5正負邏輯問題2.1TTL集成門電路2.1.1晶體管的開關特性2.1.2TTL與非門電路的結構與工作原理2.1.3TTL與非門電路的主要外部特性及參數2.1.4其他類型的TTL門電路2.1.5TTL集成邏輯門電路系列2.1.1晶體管的開關特性1.晶體管的穩(wěn)態(tài)開關特性2.晶體管的動態(tài)開關時間1.晶體管的穩(wěn)態(tài)開關特性圖2-1晶體管開關電路及輸出特性a) 開關電路b) 輸出特性1.晶體管的穩(wěn)態(tài)開關特性（2-1）2.晶體管的動態(tài)開關時間圖2-2晶體管的動態(tài)開關特性2.1.

2、2TTL與非門電路的結構與工作原理1.電路結構2.工作原理1.電路結構圖2-3TTL三輸入與非門a) 典型電路b) 邏輯圖形符號2.工作原理表2-1TTL與非門邏輯關系A()B()C()Y()0(02V)0(02V)0(02V)1(36V)0(02V)0(02V)1(36V)1(36V)0(02V)1(36V)0(02V)1(36V)0(02V)1(36V)1(36V)1(36V)1(36V)0(02V)0(02V)1(36V)1(36V)0(02V)1(36V)1(36V)1(36V)1(36V)1(36V)0(02V)2.1.3TTL與非門電路的主要外部特性及參數1.電壓傳輸特性2.輸入噪

3、聲容限3.靜態(tài)輸入特性4.輸入端負載特性5.靜態(tài)輸出特性6.傳輸延遲特性1.電壓傳輸特性(1)輸出高電平電壓VOH(2)輸出低電平電壓VOL(3)關門電平電壓VOFF(4)開門電平電壓VON(5)閾值電壓VTH1.電壓傳輸特性圖2-4TTL與非門電壓傳輸特性a) 測試電路b) 電壓傳輸特性曲線(1)輸出高電平電壓VOH輸出高電平電壓指與非門工作在截止區(qū)時對應的輸出電壓值，VOH的典型值為3.6V，產品手冊一般規(guī)定輸出高電平的最小值VOH(min)=2.4V，即大于2.4V的輸出電壓就可稱為輸出高電壓VOH。(2)輸出低電平電壓VOL輸出低電平電壓指與非門工作在飽和區(qū)時對應的輸出電壓值，VOL的

4、典型值為0.2V，產品手冊一般規(guī)定輸出低電平的最大值VOL(max)=0.4V，即小于0.4V的輸出電壓就可稱為輸出低電壓VOL。(3)關門電平電壓VOFF關門電平電壓指輸出電壓下降到VOH(min)時對應的輸入電壓。顯然只要VIVOFF，VO就是高電壓，所以VOFF就是輸入低電平電壓的最大值，用VIL(max)表示。從電壓傳輸特性曲線上看，VIL(max)1.3V，產品手冊一般規(guī)定VIL(max)=0.8V。(4)開門電平電壓VON開門電平電壓指輸出電壓上升到VOL(max)時對應的輸入電壓。顯然只要VIVON，VO就是低電壓，所以VON就是輸入高電平電壓的最小值，用VIH(min)表示。從

5、電壓傳輸特性曲線上看，VIH(min)略大于1.3V，產品手冊一般規(guī)定VIH(min)=2V。(5)閾值電壓VTH閾值電壓決定電路截止和導通的分界線，也是決定輸出高、低電壓的分界線。VTH是一個很重要的參數，在近似分析和估算時，常把它作為決定與非門工作狀態(tài)的關鍵值，即VIVTH，與非門關門，輸出高電平；VIVTH，與非門開門，輸出低電平。VTH的典型值為1.31.V。2.輸入噪聲容限圖2-5噪聲容限示意圖a) 驅動門與負載門b) 噪聲容限定義3.靜態(tài)輸入特性(1)輸入低電平電流IIL(2)輸入高電平電流IIH3.靜態(tài)輸入特性圖2-6TTL與非門輸入特性a) 測試電路b) 電壓傳輸特性曲線(1)

6、輸入低電平電流IIL(1)輸入低電平電流IIL圖2-7TTL與非門輸入電流a) 輸入低電平電流b) 輸入高電平電流(2)輸入高電平電流IIH輸入高電平電流IIH是指輸入端接高電平時所流入的電流，如圖2-7b所示。該電流就是TTL門電路輸入級晶體管VT1發(fā)射結的反向漏電流。輸入高電平電流IIH很小，74系列門電路每個輸入端的IIH值一般在40A以下。4.輸入端負載特性圖2-8TTL與非門輸入端負載特性a) 測試電路b) 等效電路c)特性曲線4.輸入端負載特性（2-7）（2-8）（2-10）（2-9）4.輸入端負載特性圖2-9TTL門輸入端接負載電阻a) 接小電阻b) 接大電阻5.靜態(tài)輸出特性(1

7、)低電平輸出特性(2)高電平輸出特性(3)扇入、扇出系數(1)低電平輸出特性圖2-10TTL與非門低電平輸出特性a) 灌電流負載b) 低電平輸出特性(2)高電平輸出特性圖2-11TTL與非門高電平輸出特性a) 拉電流負載b) 高電平輸出特性(3)扇入、扇出系數6.傳輸延遲特性(1)傳輸延遲時間(2)交流噪聲容限(3)電源特性(1)傳輸延遲時間圖2-13TTL與非門傳輸延遲時間(1)傳輸延遲時間(2)交流噪聲容限如上所述，TTL與非門對輸入信號的響應總是有一定延時的，輸入信號狀態(tài)變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態(tài)。如果干擾脈沖持續(xù)的時間很短，甚至輸出狀態(tài)還未來得及變化，干擾脈

8、沖就消失了，顯然這樣的脈沖信號對電路的邏輯狀態(tài)毫無影響。(3)電源特性TL集成門電路的工作電源一般是+5V，允許波動范圍10%。TTL與非門在關門狀態(tài)和開門狀態(tài)時電源提供的電流是不同的。空載情況下，門電路分別工作于開門狀態(tài)和關門狀態(tài)時功耗的均值稱為平均功耗。TTL與非門的平均功耗一般在10mW左右。2.1.4其他類型的TTL門電路1.非門2.或非門3.與或非門4.集電極開路輸出門(OC門)5.三態(tài)輸出門1.非門圖2-14TTL非門a) 典型電路b) 邏輯圖形符號2.或非門圖2-15TTL或非門a) 典型電路b) 邏輯圖形符號2.或非門圖2-16TTL與或非門a) 典型電路b) 邏輯圖形符號3.

9、與或非門圖2-17兩個TTL門電路推拉式輸出級直接連接4.集電極開路輸出門(OC門)(1)實現電平轉換(2)驅動不同的負載(3)實現“線與”4.集電極開路輸出門(OC門)圖2-18集電極開路的與非門a) 典型電路b) 邏輯圖形符號(1)實現電平轉換在數字系統(tǒng)的應用中，經常需要電平轉換，例如將TTL電平轉換為CMOS電平、高閾值TTL(HTL)電平等，常用OC門來實現。如圖2-19所示，把上拉電阻RL接到電源VCC上，這樣在OC門輸入普通的TTL電平，通過改變電源VCC的值，就可以改變輸出VO高電平的值，實現TTL電平到其他類型電路電平的轉換。(2)驅動不同的負載圖2-19OC門實現電平轉換電路

10、(2)驅動不同的負載圖2-20OC門驅動發(fā)光二極管電路(3)實現“線與”(3)實現“線與”圖2-21OC門實現線與(3)實現“線與”圖2-22OC門外接上拉電阻的選擇a) 僅一個OC門處于開門狀態(tài)b) 所有OC門處于關門狀態(tài)(3)實現“線與”5.三態(tài)輸出門(1)三態(tài)門原理(2)三態(tài)門的應用(1)三態(tài)門原理圖2-23三態(tài)輸出門a)電路b) 使能高電平有效邏輯圖形符號c) 使能低電平有效邏輯圖形符號(2)三態(tài)門的應用圖2-24三態(tài)門總線結構a) 單向總線結構b) 雙向總線結構2.1.5TTL集成邏輯門電路系列TTL門電路系列主要是依據美國TI公司的產品命名的，基本系列分為74系列和54系列，兩者具

11、有完全相同的電路結構和電氣性能參數，主要區(qū)別在于工作溫度范圍和電源電壓工作范圍。通常把74系列稱為民品，其工作溫度范圍規(guī)定為0+70，電源電壓工作范圍為5(15%)V；而54系列稱為軍品，其工作溫度范圍規(guī)定為-55+125，電源電壓工作范圍為5(110%)V。2.2其他類型的雙極型集成電路1. ECL電路2. I2L電路1. ECL電路由于TTL門中晶體管工作于飽和狀態(tài)，開關速度受到了一定限制。只有改變電路的工作方式，從飽和型變?yōu)榉秋柡托停拍軓母旧咸岣唛_關速度。發(fā)射極耦合邏輯(ECL)電路，也稱電流開關型邏輯(CML)電路，就是一種非飽和型高速度數字集成電路。這種電路具有開關速度快、帶負載

12、能力強、內部噪聲低等優(yōu)點；主要缺點是噪聲容限小、電路功耗大、輸出電平受溫度影響大。該電路常用于高速中、小規(guī)模集成電路中。2. I2L電路集成注入邏輯(I2L )的電路簡單，其基本結構是由一個NPN型多集電極晶體管和一個PNP型恒流源負載組成的反相器。由于I2L電路的驅動電流是由PNP晶體管的發(fā)射極注入的，所以稱為集成注入邏輯。它的功耗低，集成度高，電路的每個基本邏輯單元占的芯片面積很小，工作電流不超過1nA,因而其集成度可達500門/mm2以上(一般TTL電路集成度約為20門/mm2)。2.3CMOS集成門電路2.3.1MOS管的開關特性2.3.2CMOS反相器(非門)的結構與工作原理2.3.

13、3CMOS反相器的主要外部特性及參數2.3.4其他類型的CMOS門電路2.3.5CMOS邏輯門電路系列2.3.1MOS管的開關特性圖2-25MOS管開關電路a) 原理電路b) 結構電路2.3.2CMOS反相器(非門)的結構與工作原理圖2-26CMOS反相器a) 基本電路結構b) 邏輯圖形符號2.3.3CMOS反相器的主要外部特性及參數1.傳輸特性2.輸入噪聲容限3.靜態(tài)輸入特性4.靜態(tài)輸出特性5.動態(tài)特性6.扇出系數1.傳輸特性圖2-27CMOS反相器的傳輸特性a) 電壓傳輸特性b) 電流傳輸特性2.輸入噪聲容限從2-27a所示的CMOS反相器電壓傳輸特性曲線上可以看出，當輸入電壓從低電平略有

14、升高時，輸出的高電平狀態(tài)并不立刻改變。同樣，在輸入電壓從高電平略有降低時，輸出的低電平狀態(tài)也并不立刻改變。因此，和TTL反相器類似，同樣存在一個允許的噪聲容限，即保證輸出高、低電平基本不變的條件下，允許輸入電平有一定的波動范圍。3.靜態(tài)輸入特性圖2-2874HC系列CMOS反相器a) 輸入保護電路b) 輸入特性3.靜態(tài)輸入特性圖2-29CMOS反相器低電平輸出特性a) 工作狀態(tài)b) 輸出特性4.靜態(tài)輸出特性(1)低電平輸出特性(2)高電平輸出特性(1)低電平輸出特性當VIH= VDD時，CMOS反相器的VTN導通，VTP截止，輸出低電平VOL，其工作狀態(tài)如圖2-29a所示。該狀態(tài)下負載電流IO

15、L為灌電流，輸出電平VOL隨著IOL增加而提高；又因為VTN的VGSN越大導通內阻越小，所以在同樣的IOL值下VDD越高，VTN導通時的VGSN越大，VOL越低，如圖2-29b所示。(2)高電平輸出特性圖2-30CMOS反相器高電平輸出特性a) 工作狀態(tài)b) 輸出特性(2)高電平輸出特性輸出特性當VIL= 0時，CMOS反相器的VTP導通，VTN截止，輸出高電平VOH，其工作狀態(tài)如圖2-30a所示。該狀態(tài)下負載電流IOH為拉電流，輸出電平VOH隨著IOH增加而下降；又因為VTP的VGSP越負導通內阻越小，所以在同樣的IOH值下VDD越高，VTP導通時的VGSP越負，VOH下降得越少，如圖2-3

16、0b所示。5.動態(tài)特性(1)傳輸延遲時間(2)交流噪聲容限(3)動態(tài)功耗(1)傳輸延遲時間圖2-31CMOS反相器傳輸延遲時間(2)交流噪聲容限和TTL反相器一樣，CMOS電路的交流噪聲容限也遠大于直流噪聲容限。這是由于負載電容和MOS管寄生電容的存在，輸入信號狀態(tài)變化時必須有足夠的變化幅度和作用時間才能使輸出改變狀態(tài)。當輸入信號為窄脈沖，而且脈沖寬度接近于門電路傳輸延遲時間的情況下，為使輸出狀態(tài)改變，所需要的脈沖信號幅度將遠大于直流輸入信號的幅度。因此，反相器對窄脈沖的噪聲容限(交流噪聲容限)遠高于直流噪聲容限，且傳輸延遲時間越長，交流噪聲容限越大。(3)動態(tài)功耗6.扇出系數因CMOS電路有

17、極高的輸入阻抗，故其扇出系數很大，一般額定扇出系數可達50。但必須指出的是，扇出系數是指驅動CMOS電路的個數，若就灌電流負載能力和拉電流負載能力而言，CMOS電路遠遠低于TTL電路。2.3.4其他類型的CMOS門電路1.與非門2.或非門3.異或門4.輸入、輸出緩沖電路5.漏極開路輸出門(OD門)6.三態(tài)門7.CMOS傳輸門1.與非門圖2-32CMOS兩輸入與非門a) 基本電路結構b) 邏輯圖形符號1.與非門圖2-33CMOS兩輸入或非門a) 基本電路結構b) 邏輯圖形符號2.或非門圖2-33a所示為兩輸入CMOS或非門的基本電路結構，它由兩個串聯(lián)的P溝道增強型MOS管VTP1、VTP2和兩個

18、并聯(lián)的N溝道增強型MOS管VTN1、VTN2組成。該電路中，僅當A=B=0時，VTP1和VTP2同時導通，VTN1和VTN2同時截止，Y=1；而當A、B當中只要有一個高電平，則VTP1和VTP2至少有一個截止，VTN1和VTN2至少有一個導通，Y=0。因此，該電路實現了或非門邏輯功能，即Y=(A+B)，邏輯圖形符號如圖2-33b所示。3.異或門圖2-34CMOS異或門a) 基本電路結構b) 邏輯圖形符號4.輸入、輸出緩沖電路圖2-35帶緩沖級的CMOS與非門a) 基本電路結構b) 邏輯電路及圖形符號5.漏極開路輸出門(OD門)圖2-36OD輸出的與非門a) 電路結構b) 邏輯圖形符號6.三態(tài)門

19、圖2-37三態(tài)輸出的CMOS反相器a) 電路結構b) 邏輯圖形符號7.CMOS傳輸門圖2-38CMOS傳輸門a) 電路結構b) 邏輯圖形符號7.CMOS傳輸門圖2-39CMOS雙向模擬開關a) 電路結構b) 邏輯圖形符號2.3.5CMOS邏輯門電路系列CMOS集成電路誕生于20世紀60年代末，經過制造工藝的不斷改進，它的技術參數從總體上說，已經達到或接近TTL的水平，其中功耗、噪聲容限、扇出系數等參數優(yōu)于TTL。CMOS集成電路主要有4000系列、HC/HCT系列、AHC/AHCT系列、LVC系列、ALVC系列等。2.4邏輯門電路使用中的幾個實際問題2.4.1集成門電路使用注意事項2.4.2門

20、電路之間的接口2.4.3門電路帶其他負載時的接口2.4.4抗干擾措施2.4.1集成門電路使用注意事項1.TTL門電路使用注意事項2.CMOS門電路使用注意事項1.TTL門電路使用注意事項1)TTL電路的電源一般均采用+5V，紋波及穩(wěn)定度通常要求應不大于10%，甚至有的要求應不大于5%，即電源電壓應限制在5V0.5V(或5V0.25V)以內。2)輸入端不能直接與高于+ 5.5V或低于-0.5V的低內阻電源連接，否則會因為低內阻電源供給較大電流而燒壞器件。3)輸出端不允許與電源或地短接，必要時必須通過串接電阻與電源連接，以提高輸出電平。4)插入或拔出集成電路時，務必切斷電源，否則會因電源沖擊而造成

21、永久損壞。2.CMOS門電路使用注意事項1)CMOS門電路的電源工作范圍較寬，但要符合工作電壓上下限要求。2)輸入高電平不得高于VDD+ 0.5V，低電平不得低于-0.5V，輸入端的電流一般應限制在1mA以內。3)與TTL門電路一樣，輸出端不允許與電源或地短接，必要時必須通過串接電阻與電源連接，以提高輸出能力。4)測試CMOS電路時，如果信號電源和電路供電采用兩組電源，則在上電時應先接通電路供電電源，后開信號電源；斷電時先關信號電源，后關電路供電電源。2.4.2門電路之間的接口1.TTL門驅動CMOS門2.CMOS門驅動TTL門3.低電壓CMOS門電路及接口1.TTL門驅動CMOS門(1)TT

22、L門驅動74HC和74AHC系列(2)TTL門驅動74HCT系列和74AHCT系列(1)TTL門驅動74HC和74AHC系列圖2-40TTL驅動CMOS時的接口a) 電源電壓都為5V時的接口b) 電源電壓不同時的接口(2)TTL門驅動74HCT系列和74AHCT系列當都采用5V電源時，CMOS門的VOH(min)大于TTL門的VIH(min)，CMOS門的VOL(max)小于TTL門的VIL(max)，兩者電壓參數相容。但是CMOS門的IOH、IOL參數較小，所以，這時主要考慮CMOS門的輸出電流是否滿足TTL輸入電流的要求。2.CMOS門驅動TTL門【例2-2】一個74HC00與非門電路能否

23、驅動四個7400與非門？能否驅動四個74LS00與非門？解：74系列門的IIL=1.6mA，74LS系列門的IIL=0.4mA，四個74門的IIL(總)=41.6mA=6.4mA，四個74LS門的IIL(總)=40.4mA=1.6mA。而74HC系列門的IOL=4mA，所以不能驅動四個7400與非門，可以驅動四個74LS00與非門。圖2-41CMOS驅動TTL門接口電路3.低電壓CMOS門電路及接口為了減小功耗，半導體廠家推出了供電電壓分別為3.3V、2.5V、1.8V等一系列低電壓集成邏輯電路。在同一系統(tǒng)中采用不同電壓的邏輯器件，需要考慮不同邏輯器件之間的接口問題。2.4.3門電路帶其他負載時的接口圖2-42門電路帶小電流負載a) 驅動發(fā)光二極管b) 驅動低電流繼電器2.4.3門電路帶其他負載時的接口圖2-43門電路帶大電流負載a) 門電路并聯(lián)使用b) 加驅動晶體管2.4.4抗干擾措施1.多余輸入端的處理2.去耦合濾波電容1.多余輸入端的處理1)對于與非門及與門，多余輸入端應接高