清華大學(xué)數(shù)電門(mén)電路實(shí)用教案

1、1 根據(jù)制造工藝不同(b tn)可分為單極型和雙極型兩大類(lèi)。門(mén)電路中晶體管均工作(gngzu)在開(kāi)關(guān)狀態(tài)。其中包括(boku)介紹晶體管和場(chǎng)效應(yīng)管的開(kāi)關(guān)特性。本章介紹兩類(lèi)門(mén)電路。要點(diǎn)：各種門(mén)電路的工作原理，只要求一般掌握； 而各種門(mén)電路的外部特性和應(yīng)用是要求重點(diǎn)。當(dāng)代門(mén)電路（所有數(shù)字電路）均已集成化。【題3.12】，【題3.16】 ，【題3.18】，【題3.19】，【題3.20】，【題3.29】第1頁(yè)/共72頁(yè)第一頁(yè)，共72頁(yè)。2第二節(jié) 半導(dǎo)體二極管門(mén)電路一、二極管的開(kāi)關(guān)(kigun)特性1.開(kāi)關(guān)電路舉例(j l)2.靜態(tài)(jngti)特性伏安特性等效電路 在數(shù)字電路中重點(diǎn)在判斷二極管開(kāi)關(guān)狀態(tài)

2、，因此必須把特性曲線簡(jiǎn)化。（見(jiàn)右側(cè)電路圖）有三種簡(jiǎn)化方法：輸入信號(hào)慢變化時(shí)的特性。第2頁(yè)/共72頁(yè)第二頁(yè)，共72頁(yè)。3第三種+-第二種VON 0.7V第一種 0.5V第3頁(yè)/共72頁(yè)第三頁(yè)，共72頁(yè)。43.動(dòng)態(tài)(dngti)特性 當(dāng)外加電壓(diny)突然由正向變?yōu)榉聪驎r(shí)，二極管會(huì)短時(shí)間導(dǎo)通。tre這段時(shí)間用tre表示，稱(chēng)為(chn wi)反向恢復(fù)時(shí)間。輸入信號(hào)快變化時(shí)的特性。 它是由于二極管正向?qū)〞r(shí)PN結(jié)兩側(cè)的多數(shù)載流子擴(kuò)散到對(duì)方形成電荷存儲(chǔ)引起的。DRLi第4頁(yè)/共72頁(yè)第四頁(yè)，共72頁(yè)。5 由于二極管門(mén)電路有嚴(yán)重的缺點(diǎn)，在集成電路中并不使用，但可幫助(bngzh)理解集成門(mén)的工作原理。

3、二、二極管與門(mén)設(shè)：VCC=5V, VIH=3V, VIL=0VVA=VB=0VD1,D2導(dǎo)通，VY=0.7VVA=VB=3VD1,D2導(dǎo)通，VY=3.7V+_+_VA=3V,VB=0VD2導(dǎo)通，D1截止(jizh)，VY=0.7VVA=0V,VB=3VD1導(dǎo)通，D2截止(jizh)，VY=0.7VVAVBVY000.7030.7300.7333.7ABY000010100111缺點(diǎn)：1.電平偏移； 2.負(fù)載能力差。BAY第5頁(yè)/共72頁(yè)第五頁(yè)，共72頁(yè)。6三、二極管或門(mén)A B Y000011101111VAVBVY000032.3302.3332.3D1,D2截止(jizh)D1,D2導(dǎo)通D1

4、截止(jizh),D2導(dǎo)通D1導(dǎo)通,D2截止(jizh)ABYABY第6頁(yè)/共72頁(yè)第六頁(yè)，共72頁(yè)。7GSD一.MOS管的開(kāi)關(guān)(kigun)特性1.MOS管的工作(gngzu)原理(Metal-Oxide-Semiconductor Field-Effect Transistor)稱(chēng)為：金屬(jnsh)氧化物半導(dǎo)體場(chǎng)效應(yīng)管或絕緣柵場(chǎng)效應(yīng)管導(dǎo)電溝道(反型層)源極Source漏極 Drain柵極Gate當(dāng) 大于VGS(th)時(shí)，將出現(xiàn)導(dǎo)電溝道。 VGS(th)稱(chēng)為開(kāi)啟電壓，與管子構(gòu)造有關(guān)。GSSDBDS導(dǎo)電溝道將源區(qū)和漏區(qū)連成一體。此時(shí)在D,S間加電壓 ，將形成漏極電流iD。稱(chēng)為N溝道增強(qiáng)型場(chǎng)效

5、應(yīng)管第三節(jié) CMOS門(mén)電路第7頁(yè)/共72頁(yè)第七頁(yè)，共72頁(yè)。8DSGS 顯然，導(dǎo)電溝道的厚度與柵源電壓大小有關(guān)。而溝道越厚，管子的導(dǎo)通電阻RON越小。因而，若 不變， 就可控制漏極電流iD。因此把MOS管稱(chēng)為電壓控制器件。輸出特性2.輸入輸出特性(txng)輸入特性可不(k b)討論。第8頁(yè)/共72頁(yè)第八頁(yè)，共72頁(yè)。91 2 3恒流區(qū)恒流區(qū)中iD只受 控制，其關(guān)系式為：GS相應(yīng)曲線(qxin)稱(chēng)為轉(zhuǎn)移特性?？臻g電荷區(qū)截止(jizh)區(qū)VDS=0V出現(xiàn)(chxin)溝道。VDS增加，則溝道“傾斜”（阻值增加）。VGD=VGS(th)時(shí)，溝道“夾斷”。VDS再增加時(shí)，夾斷點(diǎn)向源區(qū)移動(dòng)，但iD不變

6、。可變電阻區(qū)夾斷點(diǎn)VGS(th)=2V設(shè) 5VGS同理可求出柵源電壓為4V和3V時(shí)的夾斷點(diǎn)。固定電阻夾斷它也有三個(gè)工作區(qū)第9頁(yè)/共72頁(yè)第九頁(yè)，共72頁(yè)。10RONN+N+3.MOS管的基本(jbn)開(kāi)關(guān)電路I當(dāng) =VDD時(shí)，MOS管導(dǎo)通，其內(nèi)阻用RON表示。當(dāng) =0V時(shí)，MOS 管截止， = VDD； OI,0o MOS管工作(gngzu)在可變電阻區(qū)。ONDRR若 ，則回下頁(yè)CCDONONOVRRRVDD注意(zh y)：VDD必須為正。第10頁(yè)/共72頁(yè)第十頁(yè)，共72頁(yè)。11D靜態(tài)特性(txng)三個(gè)工作區(qū)。 等效電路如圖，其中(qzhng)CI為柵極輸入電容。約為幾皮法。動(dòng)態(tài)特性延遲作

7、用(zuyng)（書(shū)上沒(méi)有）。 由于是單極型器件，無(wú)電荷存儲(chǔ)效應(yīng)。動(dòng)態(tài)情況下，主要是輸入電容和負(fù)載電容起作用，使漏極電流和漏源電壓都滯后于輸入電壓的變化。其延遲時(shí)間比雙極型三極管還要長(zhǎng)?？勺冸娮鑵^(qū)： )(,thGSGSGDV截止區(qū)：)(,thGSGDGSV恒流區(qū)：)()(,thGSGDthGSGSVV4.MOS管的開(kāi)關(guān)特性及等效電路電路圖第11頁(yè)/共72頁(yè)第十一頁(yè)，共72頁(yè)。125.MOS管的四種(s zhn)類(lèi)型(1)N溝道(u do)增強(qiáng)型(2)P溝道(u do)增強(qiáng)型(3)N溝道耗盡型(4)P溝道耗盡型開(kāi)啟電壓夾斷電壓P溝道增強(qiáng)型：第12頁(yè)/共72頁(yè)第十二頁(yè)，共72頁(yè)。13請(qǐng)參閱79頁(yè)，

8、表第13頁(yè)/共72頁(yè)第十三頁(yè)，共72頁(yè)。141961年美國(guó)(mi u)德克薩斯儀器公司首先制成集成電路。英文Integrated Circuit,簡(jiǎn)稱(chēng)IC。 集成電路的優(yōu)點(diǎn)：體積小、重量輕、可靠性高，功耗低。目前(mqin)單個(gè)集成電路上已能作出數(shù)千萬(wàn)個(gè)三極管，而其面積只有數(shù)十平方毫米。按集成度分類(lèi)(fn li)：小規(guī)模集成電路SSI: Small Scale Integration;中規(guī)模集成電路MSI: Medium Scale Integration;大規(guī)模集成電路LSI: Large Scale Integration;超大規(guī)模集成電路VLSI: Very Large Scale In

9、tegration,按制造工藝分類(lèi)：雙極型集成電路；單極型集成電路；我們介紹TTL電路。我們介紹CMOS電路。二. CMOS反相器的電路結(jié)構(gòu)和工作原理Complementary-Symmetry MOS .互補(bǔ)對(duì)稱(chēng)式MOS電路。第14頁(yè)/共72頁(yè)第十四頁(yè)，共72頁(yè)。15（一） CMOS反相器的電路(dinl)結(jié)構(gòu)N溝道(u do)管開(kāi)啟電壓VGS(th)N記為VTN;P溝道(u do)管開(kāi)啟電壓VGS(th)P記為VTP;要求滿足VDD VTN+|VTP|;輸入低電平為0V；高電平為VDD;（1）輸入為低電平0V時(shí)；（2）輸入為高電平VDD時(shí)；T1截止；T2導(dǎo)通。iD = 0， =0V;O輸入

10、與輸出間是邏輯非關(guān)系。要求兩管特性完全一樣T2截止；T1導(dǎo)通。iD = 0， =VDD;O第15頁(yè)/共72頁(yè)第十五頁(yè)，共72頁(yè)。16 特點(diǎn)：靜態(tài)功耗近似為0；電源(dinyun)電壓可在很寬的范圍內(nèi)選取。 在正常工作狀態(tài)，T1與T2輪流導(dǎo)通，即所謂(suwi)互補(bǔ)狀態(tài)。CC4000系列CMOS電路的VDD可在318V之間選取。其他系列以后介紹(jisho)。（可參閱表在106頁(yè)）第16頁(yè)/共72頁(yè)第十六頁(yè)，共72頁(yè)。171.電壓傳輸(chun sh)特性VVT2截止(jizh)，T1導(dǎo)通T1截止(jizh)，T2導(dǎo)通T1，T2都導(dǎo)通稱(chēng)為轉(zhuǎn)折區(qū)閾值電壓轉(zhuǎn)折區(qū)變化率大，特性更接近理想開(kāi)關(guān)。特點(diǎn)：此

11、部分在教材8086頁(yè)。閾值電壓用VTH表示。由于特性對(duì)稱(chēng)，閾值電壓為VDD的一半。（二）靜態(tài)特性第17頁(yè)/共72頁(yè)第十七頁(yè)，共72頁(yè)。18輸入(shr)端噪聲容限高電平噪聲容限： 低電平噪聲容限：VOH(min)VOL(max)VIL(max)VIH(min)(min)(min)IHOHNHVVV(max)(max)OLILNLVVV設(shè)定(sh dn)VOH(min)求出VIL(max)設(shè)定(sh dn)VOL(max)求出VIH(min)特性對(duì)稱(chēng)，因而輸入端噪聲容限較大。CC4000系列CMOS電路的噪聲容限為：（允許輸出電壓變化百分之十）VNH=VNL=30%VDD第18頁(yè)/共72頁(yè)第十八

12、頁(yè)，共72頁(yè)。192.電流(dinli)傳輸特性A當(dāng)T1,T2都導(dǎo)通時(shí)，iD不為0；輸入(shr)電壓為VDD/2時(shí)，iD較大，因此不應(yīng)使其長(zhǎng)期工作在BC段。 在動(dòng)態(tài)情況下，電路(dinl)的狀態(tài)會(huì)通過(guò)BC段，使動(dòng)態(tài)功耗不為0；而且輸入信號(hào)頻率越高，動(dòng)態(tài)功耗也越大，這成為限制電路(dinl)扇出系數(shù)（驅(qū)動(dòng)同類(lèi)門(mén)個(gè)數(shù)）的主要因素。第19頁(yè)/共72頁(yè)第十九頁(yè)，共72頁(yè)。203.輸入(shr)特性 由于(yuy)MOS管柵極絕緣，輸入電流恒為0，但CMOS門(mén)輸入端接有保護(hù)電路，從而輸入電流不總為0。AiII 由曲線可看出，輸入電壓在0VDD間變化(binhu)時(shí)，輸入電流為0；當(dāng)輸入電壓大于VDD時(shí)

13、，二極管D1導(dǎo)通；當(dāng)輸入電壓小于0V時(shí)，二極管D2導(dǎo)通。二極管D2和電阻RS串聯(lián)電路的特性二極管D1的特性第20頁(yè)/共72頁(yè)第二十頁(yè)，共72頁(yè)。214 .輸出特性(1) 輸出(shch)低電平DSDi0 T2工作在可變電阻區(qū)，有較小的導(dǎo)通電阻，當(dāng)負(fù)載電流(dinli)增加時(shí)，該電阻上的壓降將緩慢增加。 對(duì)于(duy)CC4000系列門(mén)電路，當(dāng)VDD=5V時(shí)，IOL的最大值為0.51mA；而在74HC系列中，該值為4mA。VDD增加相當(dāng)于T2的VGS增加第21頁(yè)/共72頁(yè)第二十一頁(yè)，共72頁(yè)。22(2) 輸出(shch)高電平DSDSDi00IOHVDDVOHVOH= + VDDDS 與輸出低電

14、平類(lèi)似，此時(shí)T1工作在可變電阻區(qū)；當(dāng)負(fù)載電流增加(zngji)時(shí)，T1的VDS加，導(dǎo)致輸出下降。 此時(shí)(c sh)，IOH的最大值，與輸出低電平時(shí)相同。第22頁(yè)/共72頁(yè)第二十二頁(yè)，共72頁(yè)。23（三）動(dòng)態(tài)(dngti)特性1.傳輸(chun sh)延遲時(shí)間(1) MOS管在開(kāi)關(guān)過(guò)程中無(wú)電荷存儲(chǔ)(cn ch)，有利于縮短延遲時(shí)間； (2) MOS管的導(dǎo)通電阻比TTL電路大的多，所以其內(nèi)部電容和負(fù)載電容對(duì)傳輸延遲時(shí)間的影響非常顯著。導(dǎo)通電阻受VDD影響，所以，VDD也影響傳輸延遲時(shí)間； (3)C MOS門(mén)的輸入電容比TTL電路大的多，因此負(fù)載個(gè)數(shù)越多，延遲時(shí)間越大；CMOS門(mén)的扇出系數(shù)（驅(qū)動(dòng)同類(lèi)

15、門(mén)個(gè)數(shù)）就是受傳輸延遲時(shí)間和將介紹的動(dòng)態(tài)功耗等動(dòng)態(tài)特性限制的。用tPHL和tPLH的平均值tPD表示延遲作用，稱(chēng)為平均傳輸延遲時(shí)間。tPD范圍：4000系列為100ns,74HC系列為10ns,74AHC系列為5ns見(jiàn)107頁(yè)表第23頁(yè)/共72頁(yè)第二十三頁(yè)，共72頁(yè)。242. 交流(jioli)噪聲容限3.動(dòng)態(tài)(dngti)功耗 與TTL電路類(lèi)似，當(dāng)噪聲電壓(diny)作用時(shí)間tW小于電路的傳輸延遲時(shí)間時(shí)，輸入噪聲容限VNA將隨tW縮小而明顯增大。 傳輸延遲時(shí)間與電源電壓和負(fù)載電容有關(guān)，因此VDD和CL都對(duì)交流噪聲容限有影響。 動(dòng)態(tài)情況下，T1,T2會(huì)短時(shí)同時(shí)導(dǎo)通，產(chǎn)生附加功耗，其值隨輸入信號(hào)

16、頻率增加而增加。定量估算可得動(dòng)態(tài)功耗PC的公式：PC=CLfV2DD負(fù)載電容經(jīng)T1、T2充、放電，也會(huì)產(chǎn)生功耗。第24頁(yè)/共72頁(yè)第二十四頁(yè)，共72頁(yè)。25三、其他(qt)類(lèi)型的CMOS門(mén)電路1.與非門(mén)特點(diǎn)(tdin)：N溝道管串聯(lián)、P溝道管并聯(lián)； 設(shè)：MOS管的導(dǎo)通電阻(dinz)為RON、門(mén)電路的輸出電阻(dinz)為RO。輸出電阻隨輸入狀態(tài)變化。用帶緩沖級(jí)的門(mén)電路可克服上述缺點(diǎn)。2.或非門(mén)特點(diǎn)：P溝道管串聯(lián)、N溝道管并聯(lián)；2RON RON/211RON R0N01RON RON10RON/2 2R0N00RO（與非) RO（或非）BA輸出高電平偏低輸出低電平偏高此外，輸入狀態(tài)還會(huì)影響這兩

17、個(gè)門(mén)的電壓傳輸特性。（一）其他邏輯功能的CMOS門(mén)電路第25頁(yè)/共72頁(yè)第二十五頁(yè)，共72頁(yè)。263.帶緩沖(hunchng)級(jí)的CMOS門(mén)電路（1）與非門(mén)：特點(diǎn)：輸出電阻恒為RON；輸出電平和電壓傳輸(chun sh)特性都不受輸入狀態(tài)影響。) ()(BABAABY（2）或非門(mén)：同理，可用下式實(shí)現(xiàn)(shxin)：) ()(BABABAY第26頁(yè)/共72頁(yè)第二十六頁(yè)，共72頁(yè)。27 普通(ptng)CMOS門(mén)不能接成線與形式。 OD門(mén)輸出端只是一個(gè)N溝道管，因此可以(ky)連成線與形式。特點(diǎn)(tdin)：1.VDD1和VDD2可取不同值； 2.允許灌入電流較大。如： CC40107在VOLRT

18、G 則OIC=0時(shí)，傳輸門(mén)截止；C=1時(shí),傳輸門(mén)導(dǎo)通。TGOI/IO/CC傳輸門(mén)可雙向傳輸。T2T1C第30頁(yè)/共72頁(yè)第三十頁(yè)，共72頁(yè)。31VGS(th)PVGS(th)NVDD0VIN溝道管導(dǎo)通P溝道管導(dǎo)通分析原理。先分析只有(zhyu)一個(gè)管時(shí)的情況：?jiǎn)喂芄ぷ?gngzu)的缺點(diǎn)是：(1)有死區(qū)；(2)導(dǎo)通電阻隨輸入電壓變化很大。采用(ciyng)雙管可克服這些缺點(diǎn)。第31頁(yè)/共72頁(yè)第三十一頁(yè)，共72頁(yè)。32將電壓傳輸(chun sh)系數(shù)定義如下：KTG= =OITGLLRRR 采用改進(jìn)電路的CMOS四模擬開(kāi)關(guān)CC4066在VDD=15V時(shí)，RTG值不大于240。而且在 變化時(shí)，R

19、TG基本保持不變。I 目前，某些精密CMOS模擬開(kāi)關(guān)的導(dǎo)通電阻已降低(jingd)到20 以下。l模擬(mn)開(kāi)關(guān)l組成邏輯電路例如：異或門(mén)見(jiàn)98頁(yè)圖2.傳輸門(mén)的應(yīng)用第32頁(yè)/共72頁(yè)第三十二頁(yè)，共72頁(yè)。33（四）三態(tài)輸出(shch)的CMOS門(mén)電路)(高阻時(shí)，時(shí)，ZYNEAYNE10第33頁(yè)/共72頁(yè)第三十三頁(yè)，共72頁(yè)。34三態(tài)門(mén)在總線方面(fngmin)的應(yīng)用雙向總線(zn xin)：接成總線方式時(shí)，在n個(gè)EN端中，每次最多只能有一個(gè)(y )有效。第34頁(yè)/共72頁(yè)第三十四頁(yè)，共72頁(yè)。35四、CMOS電路(dinl)的正確使用1.輸入電路的靜電(jngdin)防護(hù) CMOS電路(di

20、nl)的輸入保護(hù)電路(dinl)承受靜電電壓和脈沖功率的能力有限。因此，在儲(chǔ)存，運(yùn)輸，組裝和調(diào)試過(guò)程中，仍需采取防靜電措施。 (1)儲(chǔ)存和運(yùn)輸不要使用化纖織物包裝，最好用金屬屏蔽層包裝；(3)不用的輸入端不應(yīng)懸空。2.輸入電路的過(guò)流保護(hù) 保護(hù)二極管只能承受1mA電流，因此下列三種情況下輸入端要串入保護(hù)阻。(1)輸入端接低內(nèi)阻信號(hào)源；(2)輸入端接有大電容；(3)輸入端接長(zhǎng)線。 (2)操作時(shí)使用的電烙鐵等，要妥善接地；第35頁(yè)/共72頁(yè)第三十五頁(yè)，共72頁(yè)。363.CMOS電路(dinl)鎖定效應(yīng)的防護(hù) 產(chǎn)生鎖定(su dn)效應(yīng)將造成CMOS電路永久失效?？稍谳斎?、輸出端接入鉗位保護(hù)電路，在電

21、源輸入端加去偶電路。 應(yīng)確保CMOS電路先通電(tng din)、后斷電。第36頁(yè)/共72頁(yè)第三十六頁(yè)，共72頁(yè)。37五、CMOS數(shù)字電路的各種( zhn)系列各種系列的電路基本相同,主要在工藝上有改進(jìn).改進(jìn)的目的主要有兩點(diǎn):一是提高(t go)速度,二是減小功耗.1.4000系列(xli):速度低,負(fù)載能力差,處在被取代階段.2.74HC/HCT系列:高速系列。tpd=9-10ns,負(fù)載能力為4mA左 右。74HC系列:電源電壓26V，功耗隨電壓增大。74HCT系列:電源電壓5V，輸入輸出電平等均與TTL電路兼容。因此二者可混合使用。 3.74AHC/AHCT系列:改進(jìn)的高速系列。tpd=5

22、.3ns,負(fù)載能力為 8mA左右， 是目前應(yīng)用最廣的CMOS器件。 以上為美國(guó)TI公司的產(chǎn)品，而VHC/VHCT系列為其他公司產(chǎn)品，其性能與74AHC/AHCT系列相當(dāng)。4.74LVC/ALVC系列: 90年代的新產(chǎn)品（低壓系列）。表第37頁(yè)/共72頁(yè)第三十七頁(yè)，共72頁(yè)。38 tpd=3.8ns,負(fù)載能力為24mA（3V電源）左右。電源電壓1.653.3V?？奢斎?V電平信號(hào)，也可將3.3V以下(yxi)信號(hào)轉(zhuǎn)換為5V輸出信號(hào)74ALVC系列進(jìn)一步提高速度， tpd=2ns ，負(fù)載能力(nngl)沒(méi)變。因此是最好的CMOS系列。74系列(xli)工作環(huán)境溫度范圍是-40+85度；54系列工作

23、環(huán)境溫度范圍是-55+125度；對(duì)于74LVC系列：對(duì)于74ALVC系列：70.71頁(yè)表第38頁(yè)/共72頁(yè)第三十八頁(yè)，共72頁(yè)。39一、雙極型三極管（BJT)的開(kāi)關(guān)(kigun)特性1.靜態(tài)(jngti)特性可用輸入輸出特性(txng)來(lái)描述。基本開(kāi)關(guān)電路如圖：可用圖解法分析電路：輸入特性輸出特性第四節(jié) TTL門(mén)電路（教材上為第五節(jié)）第39頁(yè)/共72頁(yè)第三十九頁(yè)，共72頁(yè)。40 條條 件件 特特 點(diǎn)點(diǎn)BE結(jié)結(jié) BC結(jié)結(jié)截止截止導(dǎo)導(dǎo)通通放大放大飽和飽和BEVON (0.7V)ibIBSic=ICEO(=0) , iB=0ic= iBCE=VCE(sat)=0.3V 0V反反反正正正Ib IBS=

24、ICS / =VCC-iCRCsCE開(kāi)關(guān)特性(txng)可歸納為下表：也是“特點(diǎn)(tdin)”的一部分第40頁(yè)/共72頁(yè)第四十頁(yè)，共72頁(yè)。412.動(dòng)態(tài)(dngti)特性 當(dāng)輸入信號(hào)使三極管在截止和飽和兩種狀態(tài)之間迅速轉(zhuǎn)換時(shí)，三極管內(nèi)部(nib)電荷的建立和消散都需要時(shí)間，因而集電極電流的變化將滯后于輸入電壓的變化。從而導(dǎo)致輸出電壓滯后于輸入電壓的變化。 也可以理解為三極管的結(jié)電容起作用。注意(zh y)：三極管飽和越深，由飽和到截止的延遲時(shí)間越長(zhǎng)。飽和時(shí)截止時(shí)等效電路第41頁(yè)/共72頁(yè)第四十一頁(yè)，共72頁(yè)。423.三極管反相器（非門(mén)）例：計(jì)算參數(shù)設(shè)計(jì)是否(sh fu)合理（原理）333138

25、5212121./IIEEIIBBVVRRRVVVVKRRR求基極(j j)回路的等效電路：VCC=5V, VEE= 8V,R1=3.3K ,R2=10K Rc=1K=20, VCE(sat) =0.1V,VIH=5V,VIL=0V第42頁(yè)/共72頁(yè)第四十二頁(yè)，共72頁(yè)。43VVVViTVVVVCCOHOCBILI0500233313800.,.截止，所以時(shí)，mARVViVVTVVVVVBBEBBBEBIHI4407081333138555.則得：認(rèn)為如果用折線等效電路，導(dǎo)通所以時(shí)，VsatVVTiimARsatVVIIICEOBSBCCECCCSBSBS0250)(,.)(飽和，故為：深度飽

26、和時(shí)第43頁(yè)/共72頁(yè)第四十三頁(yè)，共72頁(yè)。441.電路(dinl)結(jié)構(gòu)（以74系列非門(mén)為例）2.工作(gngzu)原理VCC=5V,VIH=3.4V,VIL=0.2VT1導(dǎo)通，深飽和(boh)T2,T5截止。因?yàn)門(mén)5有漏電流，可等效為大電阻。T4導(dǎo)通，忽略R2壓降，可求出=3.6V=VOHOI =VIL:0.90.30.2二、TTL反相器的電路結(jié)構(gòu)、工作原理和特性TTL (Transistor-Transistor Logic):晶體管晶體管邏輯電路。推拉式（push-pull）、圖騰柱（totem-pole）輸出電路輸出級(jí)中間級(jí)輸入級(jí)53.6（一）結(jié)構(gòu)和原理第44頁(yè)/共72頁(yè)第四十四頁(yè)，共

27、72頁(yè)。45 =VIH:IT1的BE結(jié)截止(jizh)、BC結(jié)導(dǎo)通；T2、T5導(dǎo)通。T4截止(jizh)，因此T5飽和。T2: ICS=4V/1.6K=2.5mA; iB=2.9v/4k=0.72mA =20 所以，T2飽和。O=0.2V0.71.42.14.1?3.41.0也可以認(rèn)為(rnwi)T5“倒置”（c和e極交換。）第45頁(yè)/共72頁(yè)第四十五頁(yè)，共72頁(yè)。461. 電壓(diny)傳輸特性CD段中點(diǎn)(zhn din)的輸入電壓即為閾值電壓VTH （1.4V）。DE段稱(chēng)為(chn wi)飽和區(qū)；對(duì)于74系列門(mén)電路，VNH、VNL都不小于0.4V。噪聲容限：（二）TTL反相器的靜態(tài)特性(

28、117頁(yè)）AB段稱(chēng)為截止區(qū)； B點(diǎn)： =0.6V，IBC段稱(chēng)為線性區(qū)； C點(diǎn)： =1.3V，ICD段稱(chēng)為轉(zhuǎn)折區(qū)； D點(diǎn)： =1.4V，I第46頁(yè)/共72頁(yè)第四十六頁(yè)，共72頁(yè)。472. 輸入(shr)特性IIL稱(chēng)為輸入(shr)低電平電流。IIS稱(chēng)為輸入短路電流 =0V的輸入電流。IIIH稱(chēng)為輸入(shr)漏電流。 輸入電壓為負(fù)時(shí)，基本是保護(hù)二極管的伏安特性。IIH輸入為0.2V時(shí)輸入為3.4V時(shí)輸入為其他電壓時(shí)IILIIS 輸入電壓小于0.6V時(shí)，計(jì)算IIL的公式仍然成立(把VIL換為 ），是一直線方程。Iii第47頁(yè)/共72頁(yè)第四十七頁(yè)，共72頁(yè)。483.輸出特性(1)高電平輸出特性 T4

29、飽和前，VOH基本不隨iL變，T4飽和后，VOH將隨負(fù)載電流增加線性下降，其斜率(xil)基本由R4決定。(2)低電平輸出特性 受功耗限制，74系列門(mén)輸出高電平時(shí)最大負(fù)載(fzi)電流不超過(guò)0.4mA。T5飽和，c-e間等效電阻不超過(guò)10歐姆(u m)，因此直線斜率很小。rce第48頁(yè)/共72頁(yè)第四十八頁(yè)，共72頁(yè)。49例：計(jì)算G1能驅(qū)動(dòng)(q dn)的同類(lèi)門(mén)的個(gè)數(shù)。設(shè)G1滿足：VOH=3.2V, VOL=0.2V。16解：N1=16/1 =16G1輸出(shch)低電平G1輸出(shch)高電平 G1輸出高電平時(shí)，最大允許輸出電流為0.4mA； 每個(gè)負(fù)載門(mén)輸入電流為IIH,不超過(guò)0.04mA;

30、故：N2= 0.4/0.04 =10綜合N1,N2,應(yīng)取N=10N即門(mén)的扇出系數(shù)。每個(gè)負(fù)載門(mén)電流G1門(mén)電流0.2VIIH第49頁(yè)/共72頁(yè)第四十九頁(yè)，共72頁(yè)。504.輸入端負(fù)載(fzi)特性當(dāng) 小于0.6V時(shí)I當(dāng) =1.4V時(shí)，T2、T5均已導(dǎo)通，T1基極電位被鉗在2.1V而 不再隨RP增加，因 此 也不再隨RP增加。II當(dāng)RP較小時(shí)，這是直線(zhxin)方程返回(fnhu)RP輸入電阻對(duì)輸入電壓的影響。1.4V可認(rèn)為RP為2K時(shí)，I已達(dá)到1.4V。第50頁(yè)/共72頁(yè)第五十頁(yè)，共72頁(yè)。51例：計(jì)算圖中電阻(dinz)RP取值范圍。已知：VOH=3.4V,VOL=0.2V, VIH(min

31、)=2.0V, VIL(max)=0.8V。解：當(dāng) =VOH時(shí)，要求 VIH(min)2I1OVOH-IIHRP VIH(min)2I=VOL+ RP(VCC - VBE VOL)/(R1+RP)當(dāng) =VOL時(shí)，要求 VIL(max)2I1OVIL(max)RP 0.69KRP 35KI對(duì)于74系列，當(dāng)RP=2K 時(shí)， 就達(dá)到1.4V。綜合(zngh)兩種情況RP應(yīng)按此式選取式1O2I牢記： 若RP大于2K，則 等效為高電平；若小于0.7K，則 等效為低電平（74系列）。當(dāng) =VOL時(shí)，1O1O當(dāng) =VOH，要求 ， 才為高電平。RP 35K2I2I2I上頁(yè)此時(shí)(c sh)門(mén)2的輸入電流為II

32、H第51頁(yè)/共72頁(yè)第五十一頁(yè)，共72頁(yè)。52(三)TTL反相器的動(dòng)態(tài)(dngti)特性1.傳輸(chun sh)延遲時(shí)間 延遲作用(zuyng)是由晶體管的延遲時(shí)間，電阻以及寄生電容等因素引起的。 tPLH往往比tPHL大。 經(jīng)常用平均傳輸延遲時(shí)間tPD來(lái)表示：tPD =(tPLH +tPHL)/22.交流噪聲容限 干擾信號(hào)作用時(shí)間短到與tPD相近時(shí)的噪聲容限。 此時(shí)，tW越小，允許的干擾信號(hào)幅值越大。第52頁(yè)/共72頁(yè)第五十二頁(yè)，共72頁(yè)。533.電源動(dòng)態(tài)(dngti)尖峰電流靜態(tài)(jngti)電流：ICCL=iB1+iC2=(5-2.1)/4+(5-1)/1.6=3.2mAICCH =i

33、B1=(5-0.9)/4=1mA 在動(dòng)態(tài)情況下，會(huì)出現(xiàn)T4和T5同時(shí)導(dǎo)通的情況，特別是輸出由低電平跳變?yōu)楦唠娖綍r(shí)。使電源電流出現(xiàn)尖峰(jin fn)脈沖。此電流最大可達(dá)30多mA.電源尖峰電流的不利影響：1.使電源平均電流增加；2.通過(guò)電源線和地線產(chǎn)生內(nèi)部噪聲。第53頁(yè)/共72頁(yè)第五十三頁(yè)，共72頁(yè)。54三.其他(qt)類(lèi)型的TTL門(mén)電路節(jié)）（一）其他(qt)邏輯功能的門(mén)電路1.與非門(mén) T1為多發(fā)射極管?？傻刃?dn xio)為兩個(gè)三極管。其工作原理可從兩方面分析：b. 輸入有低時(shí)，輸出高電平。 此時(shí)A,B兩端并聯(lián)，T1成為一個(gè)三極管，結(jié)論成立。a. 輸入全高時(shí)，輸出低電平。 設(shè)A端輸入0.2

34、V，則TI基極電位為0.9V,此時(shí)無(wú)論B端狀態(tài)如何，都不會(huì)影響T1基極電位。因此輸出為高電平。0.2V0.9V 如果輸入全懸空，輸出為低電平。因此輸入懸空等效為輸入高電平。第54頁(yè)/共72頁(yè)第五十四頁(yè)，共72頁(yè)。552.或非門(mén) 或非門(mén)的原理(yunl)可從兩方面分析：a.輸入(shr)全低，輸出為高 A端為低電平，使T2截止(jizh)； B端為低電平，使 截止； 2T從而使T5截止，輸出為高電平。b.輸入有高，輸出為低 若A端為高電平，使T2導(dǎo)通，此時(shí)無(wú)論 為何狀態(tài)，都不會(huì)使T2截止。因此T5一定導(dǎo)通，使輸出為低電平。2T第55頁(yè)/共72頁(yè)第五十五頁(yè)，共72頁(yè)。563.與或非門(mén) 在或非門(mén)的基

35、礎(chǔ)上，增加(zngji)與輸入端，從而實(shí)現(xiàn)與或非邏輯。)(CDABY第56頁(yè)/共72頁(yè)第五十六頁(yè)，共72頁(yè)。574.異或門(mén) 紅框中的電路控制T7的狀態(tài)。因此，當(dāng)T7截止(jizh)時(shí)，電路就是以A,B為輸入的與非門(mén)。 A,B兩輸入端的高電平分別(fnbi)通過(guò)T5和T4使T7截止。 說(shuō)明(shumng)輸入A,B有高電平，就按與非門(mén)分析；當(dāng)A,B全低時(shí)，T4,T5全截止，使T7導(dǎo)通，輸出低電平。0011110111100100ABBABA 從右表可得出該電路為異或門(mén)。第57頁(yè)/共72頁(yè)第五十七頁(yè)，共72頁(yè)。58使用(shyng)時(shí)需外接電阻RL（二）集電極開(kāi)路(kil)門(mén)（電路）(OC)Ope

36、n Collector Gate 目的：將門(mén)(jin mn)的輸出端并聯(lián)，實(shí)現(xiàn)線與： 普通TTL門(mén)輸出端并聯(lián)時(shí)，將產(chǎn)生過(guò)大的輸出電流導(dǎo)致器件損壞。(此電流可達(dá)30多毫安。）電路原理：邏輯符號(hào)當(dāng)輸入有低電平使T5截止時(shí)，顯然此時(shí)門(mén)的輸出端處于高阻狀態(tài)。電阻可接到其他電源，用 表示。如SN7407可接30V電壓CCV 很容易驗(yàn)證這是一個(gè)二輸入端與非門(mén)。)()(CDABY RL第58頁(yè)/共72頁(yè)第五十八頁(yè)，共72頁(yè)。59（三）三態(tài)輸出(shch)門(mén)電路（TS）Three-State Output GateEN為使能端，低電平有效(yuxio)。EN為低電平時(shí):若A,B都為高電平： 二極管D截止，對(duì)電

37、路(dinl)無(wú)影響，輸出為低電平；若A,B中有低電平： T2,T5截止，二極管D導(dǎo)通,T4基極電位被鉗在4.3V，T4導(dǎo)通，輸出高電平，但電位為2.9V。3.6V4.3V2.9VEN為高電平時(shí): T5截止；T4基極電位被鉗在1V,因此，T4截止。從而輸出端出現(xiàn)高阻狀態(tài)。如EN端有兩個(gè)非門(mén)，則為高電平有效。0.3VENABYENABY第59頁(yè)/共72頁(yè)第五十九頁(yè)，共72頁(yè)。60四.TTL電路(dinl)的改進(jìn)系列（一）74H系列(xli) 除了74系列(xli)外，TTL電路還有74H、74S、74LS、74AS和74ALS等系列(xli)。又稱(chēng)為高速系列。High-speed 各改進(jìn)系列都圍繞提高速度和降低功耗兩點(diǎn)進(jìn)行。減小電阻值可提高速度，但是會(huì)明顯增加功耗。 可見(jiàn)其各電阻值明顯小于74系列。加上采用了復(fù)合管T3、T4，因此速度明顯提高。但功耗增大更明顯?？蓞⒖急怼?38頁(yè) 表中延遲功耗積pd（Delay-Power Product），可用于衡量門(mén)電路的綜合性能。第60頁(yè)/共72頁(yè)第六十頁(yè)，共72頁(yè)。61又稱(chēng)為(chn wi)肖特基系列。Schottky與74H系列(xli)比