版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-211王向展第二章第二章 雙極型邏輯集成電路雙極型邏輯集成電路 2.1 雙極型IC的寄生效應(yīng) 2.1.1 集成npn的結(jié)構(gòu)與寄生效應(yīng) 2.2 TTL電路的結(jié)構(gòu)特點(diǎn)及工作原理 2.2.1 標(biāo)準(zhǔn)TTL電路 2.2.2 抗飽和TTL電路 S/LSTTL 2.3 ECL電路 2.3.1 ECL的原理門電路 2.3.2 典型的ECL門電路集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-212王向展本章重點(diǎn)1、雙極集成電路的寄生效應(yīng)2、TTL、S/LSTTL、AS/ALSTTL、ECL電路的電路結(jié)構(gòu),工作原理和特點(diǎn)的分
2、析與比較。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-213王向展集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-214王向展集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-215王向展 集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-216王向展非飽和型邏輯非飽和型邏輯IC關(guān)態(tài)對應(yīng)于截止態(tài),而開態(tài)對應(yīng)于線性放大區(qū)。關(guān)態(tài)對應(yīng)于截止態(tài),而開態(tài)對應(yīng)于線性放大區(qū)。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-217王向展集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-218王
3、向展 2.1 雙極型IC的寄生效應(yīng)2.1.1 集成npn的結(jié)構(gòu)與寄生效應(yīng)一、集成npn管的有源寄生效應(yīng)圖2.1 集成npn晶體管的結(jié)構(gòu)特點(diǎn)和有源寄生效應(yīng)集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-219王向展寄生pnp管處于放大區(qū)的三個條件: (1) EB結(jié)正偏(即npn管的BC 結(jié)正偏) (2) BC結(jié)反偏(即npn管的CS 結(jié)反偏) (3) 具有一定的電流放大能力(一般 pnp=13) 其中,條件(2)永遠(yuǎn)成立,因?yàn)閜n結(jié)隔離就是要求襯底P+隔離環(huán)接到最低電位。條件(3)一般也很容易達(dá)到。條件(1)能否滿足則取決于npn管的工作狀態(tài)。集成電路原理與設(shè)計集成電路原理與
4、設(shè)計2022-5-212022-5-2110王向展 npn管工作于截止區(qū)VBC(npn)0 VEB(pnp)0VBE(npn)0 VBC(pnp)0pnp截止 npn管工作于放大區(qū)VBE(npn)0VBC(npn)0 VEB(pnp)0 VBC(pnp)0pnp截止集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2111王向展 npn管工作于飽和區(qū)VBE(npn)0VBC(npn)0 VEB(pnp)0VCS (npn)0 VBC(pnp)0pnp處于放大區(qū) npn管工作于反向工作區(qū)VBE(npn)0 VEB(pnp)0VCS (npn)0 VBC(pnp)0pnp處于放大
5、區(qū)集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2112王向展抑制寄生效應(yīng)的措施:(1)在npn集電區(qū)下加設(shè)n+埋層,以增加寄生pnp管的基區(qū)寬度,使少子在基區(qū)的復(fù)合電流增加,降低基區(qū)電流放大系數(shù);同時埋層的n+擴(kuò)散區(qū)形成的自建減速場也有一定的降低的作用。(2)可采用外延層摻金工藝,引入深能級雜質(zhì),降低少子壽命,從而降低 。(3)還應(yīng)注意,npn管基區(qū)側(cè)壁到P+隔離環(huán)之間也會形成橫向pnp管,必須使npn管基區(qū)外側(cè)和隔離框保持足夠距離。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2113王向展二、集成npn管的無源寄生效應(yīng)圖2.2 標(biāo)有寄生元件的集
6、成npn管的剖面圖集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2114王向展三、抑制無源寄生效應(yīng)的措施圖2.3 采用集電極接觸孔磷穿透工藝的集成晶體管剖面圖集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2115王向展圖2.4 采用等平面工藝后的截面積比較 (a)平面型;(b)等平面型等平面工藝與介質(zhì)隔離集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2116王向展U型槽隔離圖2.5 采用U型槽隔離技術(shù)的晶體管結(jié)構(gòu)集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2117王向展 2.2 TTL電路的結(jié)構(gòu)特點(diǎn)及工作
7、原理2.2.1 標(biāo)準(zhǔn)TTL電路圖2.6 標(biāo)準(zhǔn)SN54/74TTL門電路集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2118王向展1、電路特點(diǎn) 輸入級采用多發(fā)射極管,在電路截止瞬態(tài),T1對T2基極有很強(qiáng)的反抽作用 上升時間r。 輸入端接反偏二極管,可將輸入負(fù)向電壓箝位在-1.5V(二極管有寄生串聯(lián)電阻),使電路抗負(fù)向脈沖干擾能力提高。 輸出級采用圖騰柱結(jié)構(gòu)(推挽),T3-D1和T5交替工作功耗,速度。 由于輸出低電平時T5處于飽和態(tài),在向高電平轉(zhuǎn)換時,基區(qū)少子存貯電荷只有通過R3泄放,速度較慢,影響上升時間。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-
8、5-2119王向展2、TTL電路的不足與改進(jìn)措施由上面的分析可見:欲使電路速度tpd=(tpLH+tpHL)/2下降,即 tpHL 輸出管驅(qū)動電流,即IB 飽和深度 超量存貯電荷 tpLH tpLH 飽和深度 IB tpHL 采用有源泄放網(wǎng)絡(luò),可以部分改善要解決這一矛盾,須在保證較大的驅(qū)動電流條件下設(shè)法控制晶體管的BC結(jié)上的正向偏壓,加以箝位,迫使晶體管不進(jìn)入飽和/深飽和區(qū)非飽和或抗飽和TTL電路。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2120王向展2.2.2 抗飽和TTL電路 S/LSTTL1、SBD (Schottky-Barrier-Diode)和肖特基箝位
9、晶體管圖2.7 肖特基晶體管剖面圖及電氣符號集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2121王向展 pn結(jié)導(dǎo)通時,都是少子注入 積累擴(kuò)散形成電流,是一種電荷存貯效應(yīng),嚴(yán)重影響了pn結(jié)的高頻特性。 SBD導(dǎo)通時,主要靠半導(dǎo)體多子金屬,是多子器件,高頻特性好。 對于相同的勢壘高度,SBD的JSD或JST要比pn結(jié)的反向飽和電流JS大得多,即:對于相同的正向電流,SBD的正向?qū)▔航递^低,一般Si為0.3V,Ge為 0.2V。SBD與pn結(jié)二極管的比較集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2122王向展M-S整流接觸與歐姆接觸的區(qū)別根據(jù)M-S
10、接觸理論,理想情況下 WMWS,金屬與n型半導(dǎo)體接觸形成阻擋層。 WMWS,金屬與n型半導(dǎo)體接觸形成反阻擋層。 WMWS,金屬與p型半導(dǎo)體接觸形成反阻擋層。 但實(shí)際情況,由于Si,Ge,GaAs等常用半導(dǎo)體材料都有很高的表面態(tài)密度,不管n型還是p型都形成阻擋層。所以,實(shí)際的歐姆接觸是利用隧道效應(yīng)制成的。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2123王向展一般采用PtSi-Ti/W-Al多層金屬薄膜系統(tǒng)。其中: Pt-Si構(gòu)成SBD Ti/W阻止Al與Si相互擴(kuò)散 Ti(10%)改善了金屬對SiO2的粘附性和抗腐蝕性。 SBD的金屬化系統(tǒng)的金屬化系統(tǒng)集成電路原理與設(shè)
11、計集成電路原理與設(shè)計2022-5-212022-5-2124王向展2、STTL電路圖2.8 STTL與非門電路電路構(gòu)成:凡可能工作在飽和區(qū)或反向工作區(qū)的晶體管(即除T4以外的所有管子)均加SBD箝位。 T5基極接Rb、Rc、T6組成有源泄放網(wǎng)絡(luò)。 T3、T4構(gòu)成達(dá)林頓射隨器,T4的BE結(jié)代替原來的電平位移二極管D1。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2125王向展STTL電路的特點(diǎn): 優(yōu)點(diǎn): 輸入端SBD箝位保護(hù),由于導(dǎo)通電壓低(0.3V),在負(fù)向脈沖達(dá)到-0.9-1V左右,即導(dǎo)通保護(hù)抗干擾能力增強(qiáng)。而pn結(jié)二極管為-1.5V。 T1加SBD箝位,在反向工作時
12、“發(fā)射區(qū)”注入效率, 可減小高電平輸入電流。 電路瞬態(tài)特性好,速度快。(T6管導(dǎo)通/截止都比T5延遲一 段時間) 電壓傳輸特性的矩形性好,即轉(zhuǎn)換區(qū)陡峭。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2126王向展 缺點(diǎn): 電路抗干擾能力下降。 一方面,SBD使VCES1提高0.10.2V,門坎電平VILmax降低了0.1 0.2V。 另一方面,T5加SBD后,VBC5由0.6V0.3 0.4V,則, 輸出低電平: VOL=VCE5+rcs5IC5=(VBE5-VBC5) +rcs5IC5將提高0.2 0.3V. 由低電平噪容 VNL=VILmax-VOLmax將有所降低。
13、集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2127王向展3、LSTTL電路電路結(jié)構(gòu)及特點(diǎn): 輸入級 D1 、D2輸入反向箝位二極管,可有效地限制反向過沖,控制振鈴幅度。 R1 、D3、D4組成SBD輸入 的DTL輸入電路。圖2.9 74LSOO 2輸入四與非門電路特點(diǎn):速度快,輸入電流小, SBD反向擊穿電壓在10V以上,可將不用的輸入端直接與VCC相接。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2128王向展 驅(qū)動級 (由T2、R2及有源泄放網(wǎng)絡(luò)T6、Rb、Rc組成)特點(diǎn): 電路瞬態(tài)特性好,速度快。主要是由于T2雙向輸出,T6的導(dǎo)通和截止都
14、比T5延遲一段時間。 有源泄放網(wǎng)絡(luò)的電流泄放能力強(qiáng),電壓電壓傳輸特性的矩形性好(轉(zhuǎn)換區(qū)陡峭)。 輸出級 (T3、T4、T5組成推挽輸出)特點(diǎn): R4由接地改為接輸出端,既可減小R4的電流和功耗,由可使IR4成為高電平輸出電流的一部分,增加了電流驅(qū)動能力;另一方面,在小電流輸出時,可將輸出高電平拉至VOH=VCC-VBE3;但不利的是對T4的基極泄放能力下降。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2129王向展 D5、D6可提高電路的上升速度。在輸出從高電平向低電平轉(zhuǎn)換的瞬態(tài) T4基區(qū)貯存的電荷可通過D5抽出 當(dāng)VC2比V0下降快時,負(fù)載電容可通過D6放電 T2電流
15、T5驅(qū)動電流 導(dǎo)通延遲??梢?,這一過程既加速了T4管的截止,又加速了T5的導(dǎo)通。 限流電阻R5取值較大(100-200),可減小瞬態(tài)大電流,從而減小了瞬態(tài)電流(浪涌電流)所造成的內(nèi)部噪聲。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2130王向展4、AS/ALSTTL電路電路結(jié)構(gòu)及特點(diǎn): 此類電路功耗速度特性得以改善的關(guān)鍵在于采用了先進(jìn)的工藝技術(shù)。 采用介質(zhì)隔離等平面工藝介質(zhì)隔離等平面工藝,最大限度地減少了管芯面積。 低能量離子注入低能量離子注入形成基區(qū),采用淺結(jié)淺結(jié)As擴(kuò)散擴(kuò)散盡可能減小基區(qū)寬度。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-21
16、31王向展 2.3 ECL電路2.2.1 ECL的原理門電路圖2.10 ECL電路的原理門集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2132王向展1、電路結(jié)構(gòu) 實(shí)際上是單端輸入-雙端輸出的差分放大器。注意: T2基極接固定偏置-1.3V,稱為定偏晶體管定偏晶體管。 ECL電路采用負(fù)電源電壓系統(tǒng)負(fù)電源電壓系統(tǒng),當(dāng)電源干擾由發(fā)射極進(jìn)入 電路,因是共模信號,受到差分對抑制;若采用正電源供 電,則干擾將通過集電極直接傳出,降低了噪聲容限。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2133王向展a. 輸入低電平 VI=VOL=-1.7VVBB=-1.3
17、V T1截止,截止,T2優(yōu)先導(dǎo)通優(yōu)先導(dǎo)通。則流經(jīng)T2的電流:mARVVVIEEEBEBBE47792 . 58 . 03 . 122而 IC2= IE2 4mA? VC2=VCC-IC2RC2=-0.98V 而 VC1=VCC-IC1RC1=0V輸出低電平VC2=-0.98V輸出高電平VC1=0V此時,由 VBC2=-1.3-(-0.98)=-0.32V-1.3V T2截止,T1優(yōu)先導(dǎo)通,則mARVVVIEEEBEOHE4 . 47792 . 58 . 09 . 012VC1=VCC-IC1RC1=-0.97V而 VC2=VCC-IC2RC2=0V輸出低電平VC1=-0.97V輸出高電平VC2
18、=0V可見,欲使VC1、VC2輸出低電平相同,須保證: IC1RC1=IC2RC2 對于T1管而言,此時,VBC1=-0.9-(-0.98)=0.08,BC結(jié)略顯正偏,可以認(rèn)為T1管處于線性放大區(qū)邊緣,未進(jìn)入飽和區(qū)。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2135王向展注意:注意:ECL原理門之間不能直接耦合連接不能直接耦合連接,因?yàn)閂OH=0V 下一級VB=0而VC0,進(jìn)入飽和區(qū), 失去高速特性加射隨器射隨器作輸出級,實(shí)現(xiàn)電平位移電平位移。集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-212022-5-2136王向展2.3.2 典型的ECL門電路圖2.11 典型的ECL門電路 (a)ECL門電路的結(jié)構(gòu) (b)邏輯圖及邏輯表達(dá)式集成電路原理與設(shè)計集成電路原理與設(shè)計2022-5-2
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2024年綠色環(huán)保物業(yè)管理委托合同書3篇
- 建筑工程結(jié)算施工合同協(xié)議書
- 房屋建筑施工合同驗(yàn)收
- 園林設(shè)施維護(hù)制度
- 鄉(xiāng)村公路瀝青改造協(xié)議
- 管道維修包清工施工合同
- 4S店銷售顧問招聘合同
- 海洋工程投標(biāo)保密協(xié)議
- 幼兒園體育運(yùn)動場地建設(shè)合同
- 酒類加工場地租賃合同
- 教育中的心理效應(yīng)
- 提高玻璃幕墻擦窗機(jī)軌道安裝質(zhì)量
- T∕CEMIA 020-2019 顯示面板用N-甲基-2-吡咯烷酮
- 考古繪圖(課堂PPT)
- 注塑機(jī)冷卻水系統(tǒng)工程
- 工業(yè)管道材料選用規(guī)定
- PE管熱熔對接施工方案完整
- 中醫(yī)腫瘤臨床路徑
- 土方碾壓試驗(yàn)施工方案1
- 主要原材料價格趨勢分析圖
- 10kV無功補(bǔ)償裝置安裝施工技術(shù)措施要點(diǎn)
評論
0/150
提交評論