CADENCEPCB設(shè)計筆記

1、CADENCE PCB設(shè)計筆記 27課：建立電路板 二種方法方法1:一,建立機械符號:1)新建機械符號文件: SYMBOL2)設(shè)置圖紙SETUP/DESIGN PARA3)GRIDS設(shè)置4)建立板框:ADD/LINE/OUTLINE5)加入定位孔:LAYOUT/PIN6)加入板邊倒角:DIMENSION/CHAMFER OR FILLER7)長度標(biāo)注: PATAMETERS設(shè)置ISO,標(biāo)注邊框:DIMENSION/LINEDIM,標(biāo)注倒角:DIMENSION CHAMFER 45度角, RADIO LEADER 圓形倒角8)設(shè)置PACKGE KEEPIN ,ROUT KEEPIN ,ROUT

2、KEEPOUT 并SAVE存盤二創(chuàng)建電路板:1)新建電路板文件: BOARD2)設(shè)置圖紙3)設(shè)置GRID4)添加機械符號:PLACE/MANUALLY PLACEMENT LIST /MECHANI/OUTLINEW 5)添加格式符號:PLACE/MANUALLY PLACEMENT LIST /FORMAT/方法2:1）建立文件2）SETUP/DESIGN PARAMETER/DESIGN設(shè)置圖紙大小3）ADD/LINE在OUTLINE層加電路板框并輸入長度：Command > x 0 0Command > ix 10Command > iy 10Command >

3、ix -10Command > iy -104）MANUFACTURE/DIMENSION/FILLET 進行4個板邊導(dǎo)圓角，如果在導(dǎo)完后的圓角想變?yōu)橹苯牵?OPTION/RADIUS中設(shè)為0在點擊板邊5）EDIT/Z-COPY 考背OUTLINE 層選ROUTE KEEPIN或直接畫出6）加PACKAGE KEEPIN 同上7）放板上的定位孔至少與走線保持30MIL以上間距，用ROUT KEEPOUT隔離28課：設(shè)置層疊結(jié)構(gòu)：1）SETUP/CROSS SECTION設(shè)置層疊結(jié)構(gòu)2）給電源和地鋪內(nèi)電銅：z-COPY 選擇ETCH/GND或VCC層(負(fù)片)，把動態(tài)銅選上就可29課：1）導(dǎo)

4、入網(wǎng)表：在導(dǎo)網(wǎng)表之前先設(shè)封裝路徑（SETUP/USET PREFERENCES/PATHS/LIBRARY/DEVPATH、PADPATH、PSMPATH三個設(shè)），之后：TYPE選擇CIS，IMPORT DIR選擇網(wǎng)表文件位置，之后選擇IMPORT CADENCE導(dǎo)入。30課：手工布局之放置（PLACE/MANUALLY），移動（EDIT/MOVE），和轉(zhuǎn)動元件（MOVE后右擊）：31課：原理圖與PCB交互布局1）開啟原理圖中的通信開關(guān)：OPTION/PREFERENCES/MISCELLANEOUS/INTERTOOL下ENABLE 選中，之后點原理圖原元，PCB相應(yīng)點亮32課：按SCH原理

5、圖頁面放置元件1）PLACE/QUICKPLACE 單擊PLACE BY SCHEMATIC PAGE NUMBER 選擇要放置的頁面PLACE 33課：ROM布局1）在PCB中設(shè)置ROM屬性：01-注意不要讓PCB的元件全部導(dǎo)出02-EDIT/PROPERTIES，在右側(cè)FIND/FIND BY NAME 選COMP OR PIN 選擇要生成ROM的元件 確定03-在EDIT PROPERTY 中找到ROOM 在右側(cè)不要選ROOM，之后寫入一個ROOM名稱04-在PCB中加ROOM區(qū)框：SETUP/OUTLINES/ROOM OUTLINE 之后就可以PCB中畫ROM區(qū)域05-在PLACE/

6、QUICKPLACE/PLACE BY ROOM選擇ROMM名稱PLACE34 在原理圖中設(shè)置ROOM：01-打開原理圖，選中要設(shè)ROOM的元件，右擊EDIT PROPERTIES/CADENCE ALLEGRO/ROOM在里寫入ROOM名02-重新生成NETLIST03-進入PCB重新導(dǎo)入NETLIST04-在PCB中加ROOM區(qū)框：SETUP/OUTLINES/ROOM OUTLINE 之后就可以PCB中畫ROM區(qū)域05-在PLACE/QUICKPLACE/PLACE BY ROOM選擇ROMM名稱PLACE35課：QUICKPLACE 快速放置元件適用于手工擺放1）移動指定元件：點擊ED

7、IT/MOVE后在右邊FIND/FIND BY NAME SYMBOL OR PIN 下輸入元件號36課： 布局介紹37課：約速規(guī)章設(shè)置,簡介38課：1)間距規(guī)章（SPACING）2）線寬和過孔（PHYSICAL）3）指定某條網(wǎng)絡(luò)的線寬：PHYSICAL/NET/ALL LAYERS/選擇指定網(wǎng)絡(luò)直接修改，或右擊生成ECSET后，可以在別的網(wǎng)絡(luò)中應(yīng)用，也可在ALL LAYERS 中右擊創(chuàng)建EC SET后，應(yīng)用到各網(wǎng)絡(luò)39）ECSET的應(yīng)用，可以零活設(shè)某條網(wǎng)絡(luò)40課：繪制約速區(qū)域（多用于BGA出線）1）在右邊OPTION選項中CON，REGION/ 設(shè)置，之后ADD/選任一種畫圖工具，畫出想要約

8、束的面積，2）選擇SETUP/CON約束管理器，在PHYSICAL/REGION下右擊創(chuàng)建一 REGION ECSET，設(shè)置好約速RULER3）選擇SHAPE/SLETE SHAPE OR VOID 在右邊OPTION/ASSIGN TO RGEION 下選擇剛創(chuàng)鍵的ECSET名稱41課：XNET及總線創(chuàng)建1) xnet 2)創(chuàng)建總線：選中，右擊選創(chuàng)建總線42創(chuàng)建TOP結(jié)構(gòu)，地址總線T形連接方法1：（不有用）1）LOGIC/NET SCHEDULD 設(shè)置T形連接點進行創(chuàng)鍵，如果想刪除選擇LOGIC/NET SCHEDULD右擊選UNSCHEULD后在點擊網(wǎng)絡(luò)就可2）T形網(wǎng)絡(luò)做好后，就可在約束管

9、理器看到USER定義的網(wǎng)絡(luò)，然后右擊這個網(wǎng)絡(luò)CREAT/EC/SET，設(shè)好在可在ELECTRICAL CONSTRAINT SET/ALL CONSTRAINTS/USER-DEFINED見到設(shè)好的規(guī)章3）應(yīng)用ECSET獎其它網(wǎng)絡(luò)也設(shè)成T形點，選重其它全部網(wǎng)絡(luò)，右擊選CON SET REF 在里面選擇剛設(shè)好的ECSET4）全部網(wǎng)絡(luò)都設(shè)成完T點后，在USER-DEFNINE中找到設(shè)好的ECSET右擊選SIGXPLORER，進入后，選SET/CONSTRAINTS/WIRING/把SCHEDULE設(shè)成TEMPLATE，VERIFY SCHEDULE設(shè)成YES然后選FILE下的UPDATE CON

10、MEG更新，之后就可在設(shè)置好的TOP網(wǎng)絡(luò)上見到PASS43課方法2：1）在想要做T點的總線右擊，選SIGXPLORER 在里面編輯下想要的TOP結(jié)構(gòu)，編輯完后，設(shè)置set/constraints/WRITE/verify schedul/yes，后在 ,更新即可44課：設(shè)置高速走線的線長度范圍。1）在ELECTRICAL CONSTRAINT SET/ALL CONSTRAINTS/USER-DEFINED在定義的規(guī)章里右擊選SIGXPLORER，在SET/CON/PROP DELAY中設(shè)最大最小線長(在定義的總線上右擊)45課：設(shè)置等長：1）在ELECTRICAL CONSTRAINT SE

11、T/ALL CONSTRAINTS/USER-DEFINED在定義的規(guī)章里右擊選SIGXPLORER，在SET/CON/rel PROP DELAY/其中：SCOPE 中LOCAL是指同一NET不同分支用，GLOBAL是用于一個NET無分支（如數(shù)據(jù)總線）。DELTA選NONE， DELTA=0，TOL TYPE=LENGTH TOLERANCE：為設(shè)置相對差值，注意：要打開DRC：ANALYZE/ANALYSIS MODES/ELECTRICAL MODES/RELATIVE PROPAGATION DELSY ON46課：建立差分對1)在ELECT/NET/ROUTING/WIRING/選擇

12、差分對右擊CREAT DIFF就可，之后在DIFF PAIR下設(shè)寬和間距47課：一些布線前雜碎的設(shè)置1）設(shè)置層色；DISPLAY/COLOR/VIS。2）指定隱藏網(wǎng)絡(luò)，VCC，GND 在EDIT/PROPERTY 在右邊選擇GND或VCC網(wǎng)絡(luò)后在選擇RATSNEST SHC，獎VALUE設(shè)為POWER AND GND 既可不顯示電源地網(wǎng)絡(luò)，3）高亮顯示網(wǎng)絡(luò)：DISPLAY/HIGHLIGHT 在右邊FIND里選擇高亮的網(wǎng)絡(luò)后即可。4）設(shè)置高亮顯示的虛實線：在SETUP/USER PRE，/DISPLAY/HIGHLIGHT/設(shè)置DISPLAY_NOHILLTEFONT5)設(shè)置DRC顯示符的顯示

13、方式：在SETUP/USER PRE，/DISPLAY/VISUAL/DISPLAYDRCFILL6）用不同色高亮不同網(wǎng)絡(luò)以便布線，選擇高亮后，選網(wǎng)絡(luò)既可48課：BGA FANOUT1）FANOUT BGA ：選擇ROUTE/PCB ROUTER/ FANOUT BY PICK 先擇BGA器件點擊既可2）FANOUT 設(shè)置，在FANOUT BY PICK下右擊選SETUP既可設(shè)置FANOUT 方式49課：布線操作：1）手工布線：F3單線走線，右邊的OPTION設(shè)置50課：手工走線的幾種方式：1）F3開頭走線，雙擊加過孔，改過孔和換層都在右邊選項卡設(shè)置2）走線角度，一般直線45度，轉(zhuǎn)變線寬，DR

14、C出錯會，都是右邊OPTION的操作51課：群組走線1）群組走線方法1：選中要走線的網(wǎng)絡(luò)引腳按F32）群組走線方法2：按F3后，右擊選TEMP GROUP 然后選擇走線的網(wǎng)絡(luò)，右擊在點COMPL，開頭走線，在走線過程中右擊選ROUTE SAPCEING 設(shè)置群組走線組寬，在布線過程中如果改掌握線右擊選擇CHANGE ，CONTRL TRACK 既可換線，如果想單線走線，右擊選SIG，MODE52課：高速信號走線窗口顯示的設(shè)置1）設(shè)置傳播DELAY的顯示窗口：SETUP/USER PREFERENCES/ROUTE/CONNECT/ALLEGRODYNAMTIMING主要用于設(shè)置是否顯示窗口，A

15、LLEGRODYNAMTIMINGFIXEDPOS用于固定窗口是否顯示。2）設(shè)置線長時實監(jiān)測窗口：ETCHLENGTHON53課差分對走線：1） F3開頭進行差分走線，右擊選擇SIG，MOD可以進行單線走線模式。，右擊選擇過孔放置方位，點ADD VIA 后在點擊MOUSE既可放置。2）ROUTE/SLIDE 用來修線，在右邊OPTION中選中VIA WITH SEGMENTS 可連線和孔一起走。54課：T形連接點走線，及蛇形走線。1）T形走線T形連接點水平移動：選擇菜單上ROUTE/SLIDE后，在在右邊FIND中選CLINE SEGS 后，在在OPTIONS中選擇TS SEGMENT 點擊T

16、點就可水平移動2）T形走線T形連接點自由移動：選擇菜單上ROUTE/SLIDE后，在在右邊FIND中選RAT TS 在點擊T點就可。3）蛇形走線：ROUTE/DELAY TUNE 在右邊OPTION中進行設(shè)置后既可4）修線：刪除線，平滑移動線，優(yōu)化線，過孔必讓55課：縛銅1)繪制銅皮：在菜單上選擇SHAPE/POLYGON，RECT，CIR這三個來畫多邊形，正方形，圓形，2）給銅皮開邊口：SHAPE/EDIT BOUNDARY 可以進行邊沿開口3）刪除銅皮：EDIT/DELETE 選SHARP 后，雙擊銅皮既可清除4）給忘記指網(wǎng)絡(luò)的銅皮指定網(wǎng)絡(luò)：選擇菜單上SHAPE/SELECT SHAPE

17、OR VOID 然后右擊選ASSIGN NET 在右邊的OPTIONS中選擇相當(dāng)?shù)木W(wǎng)絡(luò)既可。也可以選擇SHAPE/SELECT SHAPE OR VOID后在右邊的OPTION選項卡直接給以網(wǎng)絡(luò)。5）挖控指定區(qū)域：SHAPE/MANUAL VOID 選擇下面要挖空的的外形即可6）刪除孤島：SHAPE/DELETE ISLAND7）靜態(tài)放銅和打過孔：操作同動態(tài)，不同在OPTION中選擇靜態(tài)，打過孔，按F3后，雙擊銅皮就可打孔8）靜態(tài)銅合并：放入幾塊銅后，選擇SHAPE/MERGE SHAPES 點擊幾塊銅就可合并56課：內(nèi)電層分割1）創(chuàng)建電源或地平面銅：EDIT/Z-COPY 在右邊的選項卡選擇

18、ETCH/POWER層，點擊OUT LINE層，就可考背一個動態(tài)電源層。2）分割電源或地層：選擇菜單ADD/LINE 在右邊OPTIONS中選項卡中選擇ANTI ETCH/POWER層，設(shè)置LINE WIDTH 在電源層或地層畫出要分割的層面。畫完后，選擇EDIT/SPLIT PLANE/CREATE 開頭創(chuàng)建。（需注意：電路板必須有KEEP IN層才可分割）57課：設(shè)計完電路板后檢查1）查看布板后的狀態(tài)：選擇菜單上DISPLAY/STATUS既可2）查看未布線的的網(wǎng)絡(luò)：TOOLS/QUICK REPORT/Unconnected Pins3）查看動態(tài)銅皮：TOOLS/QUICK REPORT

19、/SHAPE DYNANIC STATE 如果沒有更新在DISPLAY/STATUS/SHAPE下選擇UPDATE SMOOTH4）在PCB完全完成后，最后做一次數(shù)據(jù)庫檢查：TOOLS/DATABASE CHECK58課：生成絲印為光繪做籌備1）生成絲印層：MANUFACTURE/SILKSCREEN2）放置絲印文字：ADD/TEXT 選擇AUTOSILK-TOP/BOTOM層59課：與鉆孔相關(guān)操作1）設(shè)置鉆孔參數(shù)：MANUFACTURE/NC/NCPARA，一般值接受默認(rèn)，設(shè)完后關(guān)閉會在當(dāng)前工作名目中找到nc_param.txt文件，此文件要交給工廠生產(chǎn)用。2）生成鉆孔文件：MANUFACT

20、URE/NC/NCDRILL，全部設(shè)置可以彩用默認(rèn)值，需注意的是：DRILLING下，LAYER PAIR 是用來生成全板通孔文件，BY LAYER 是用于生成盲埋孔文件，點擊DRILL生成，如果板上有開曹，在選擇NC/NC ROUTE3）生成鉆孔表和圖：NC/NC LEGEND ，在執(zhí)行前，先關(guān)掉全部層顯示，只顯示OUT LINE 之后在執(zhí)行。60課：生成光繪1）選擇MANUFACTURE/ARTWORK01-film control:undefined line width:用于設(shè)置文字的線寬plot mode: 正片用于信號，負(fù)片用于電源/地VECTOR BASED PAD BEHAVI

21、OR：選中既可02-GENERAL PARAM選擇GERBER RS274X其它默認(rèn)2) 放光繪框（可選）SETUP/AREAS/PHOTO OUTLINE3）出ARTWORK 方法：01-關(guān)閉全部層02-出絲印層：1-生成頂絲?。哼x中：BOARD GEOMETRY下的SILKSCREENTOP 和PACKAGE GEOMETRY下的 SILKSCREEN-TOP在MANUFACTURING 下把AUTOSILK-TOP選中，選上述三個絲印層，之后選擇 MANUFACTURE/ARTWORK 右擊TOP 選ADD 之后建立SILKTOP層2-生成底絲?。和斀z印03-出阻焊層（SOLD MAS

22、K）1-SOLDMASK-TOP：在STACK-UP下把SOLDMASK-TOP選中，然后在BOARD GEOMETRY和PACKAGE GEOMETRY中獎SOLDMASK-TOP選中，然后右擊MATCH DISPLAY 同步更新顯示2-SOLDMASK-BOM：同SOLD-TOP04-出加焊層（PAST MASK）1-PAST MASK-TOP：在STACK-UP和PACKAGE GEOMETRY把PAST MASK-TOP選中2-PAST MASK-BOM：同TOP05-OUT LINE：06-鉆孔圖表（DRILL）：在MANUFACTURING中把NCLEGEND選中，然后ADD進去，07-CREAT ARK4）給廠家的光繪文件：01-全部ART文件02-DRL鉆孔文件03-ROU開口文件04- art_param.txt,nc_param.txt5)掃瞄GERBER文件：01-新建一電路板文件，設(shè)好大小02-SETUP/SUBCLASSES/MANUFACTURING/新鍵個ARTWORK03-導(dǎo)出光繪圖（在MANUFAC