數(shù)電實驗報告

1、北京交通大學(xué)電子信息工程學(xué)院國家電工電子實驗教學(xué)中心數(shù)字電子技術(shù)基礎(chǔ)實 驗 報 告實驗題目： 中頻自動增益控制數(shù)字電路的研究 學(xué) 院：電子信息工程學(xué)院班 級：學(xué)生姓名： 學(xué) 號：任課教師：駱麗同組成員： 2015年11月 17日目錄1 設(shè)計任務(wù)要求12 設(shè)計方案及論證12.1 任務(wù)分析12.2 方案比較32.3 系統(tǒng)結(jié)構(gòu)設(shè)計42.4 具體電路設(shè)計73 制作及調(diào)試過程153.1.1 制作及調(diào)試過程153.1.2 遇到的問題和解決方法163.2.1 仿真過程173.2.2 制作及調(diào)試過程183.2.3 實驗結(jié)果193.2.4 遇到的問題和解決方法204 實驗研究與思考225總結(jié)235.1 本人所做

2、工作235.2 收獲體會235.3 對本課程的建議 236 參考文獻(xiàn)23241 設(shè)計任務(wù)要求【實驗?zāi)康摹?. 掌握中頻自動增益數(shù)字電路設(shè)計可以提高學(xué)生系統(tǒng)地構(gòu)思問題和解決問題的能力。2. 通過自動增益數(shù)字電路實驗可以系統(tǒng)地歸納用加法器、A/D和D/A轉(zhuǎn)換電路設(shè)計加法、減法、乘法、除法和數(shù)字控制模塊電路技術(shù) 。3. 培養(yǎng)學(xué)生通過現(xiàn)象分析電路結(jié)構(gòu)特點(diǎn)，進(jìn)而改善電路的能力?！净A(chǔ)實驗】（1） 用加法器實現(xiàn)2位乘法電路（2） 用4位加法器實現(xiàn)可控累加（加/減，-9到9，步長為3）電路。最大數(shù)字和為兩位10進(jìn)制數(shù)18。(要求二進(jìn)制轉(zhuǎn)化為十進(jìn)制電路設(shè)計不能用模塊74185)【發(fā)揮部分】（1）設(shè)計一個電路，

3、輸入信號50mV到5V峰峰值，1KHZ10KHZ的正弦波信號，輸出信號為3到4V的同頻率，不失真的正弦波信號。精度為8位，負(fù)載500。（2）發(fā)揮部分中，若輸出成為直流，電路如何更改。2 設(shè)計方案及論證2.1 任務(wù)分析【基礎(chǔ)部分】用加法器實現(xiàn)2位乘法電路2位乘法電路是典型的組合電路。設(shè)兩位二進(jìn)制分別為A1，A0和B1，B0，輸出為S3，S2，S1，S0。根據(jù)乘法展開式，如圖2-1，要實現(xiàn)2位乘法電路，可以使用與門將兩個信號相與來實現(xiàn)乘運(yùn)算，再通過加法器實現(xiàn)加和運(yùn)算。最后通過輸入高低電平，在數(shù)碼管上觀察乘積結(jié)果進(jìn)行驗證。圖2-1 2位乘法展開式【發(fā)揮部分】（1）設(shè)計一個電路，輸入信號50mV到5V

4、峰峰值，1KHZ10KHZ的正弦波信號，輸出信號為3到4V的同頻率，不失真的正弦波信號。精度為8位，負(fù)載500。（2）發(fā)揮部分中，若輸出成為直流，電路如何更改。中頻自動增益數(shù)字電路：自動增益數(shù)字控制電路是一種在輸入信號變化很大的情況下，輸出信號保持恒定或在較小的范圍內(nèi)波動的電路。在通信設(shè)備中，特別是在通信接收設(shè)備中起著重要的作用。它能夠保證接收機(jī)在接收弱信號時增益高，在接收強(qiáng)信號時增益低，使輸出保持適當(dāng)?shù)牡碗娖?，不至于因為輸入信號太小而無法正常工作，也不至于因為輸入信號過大而使接收機(jī)發(fā)生堵塞或飽和。輸入信號可由信號發(fā)生器輸入模擬信號，通過轉(zhuǎn)換后，輸出信號可以用示波器顯示出來，并測量參數(shù)。ADC

5、0809采集放大直流信號后，可以進(jìn)行數(shù)字編碼。輸入直流信號越大，輸出數(shù)字量越大。ADC0809輸出數(shù)字量接在DAC0832的低8位數(shù)據(jù)輸入端。集成DAC0832與運(yùn)算放大器接成反相比例放大器。輸入電壓信號ui接至RFB，內(nèi)部的反饋電阻R成為放大器的輸入電阻。輸出電壓信號uO接至UREF，數(shù)字量控制的倒T電阻網(wǎng)絡(luò)為反相比例放大器的反饋電阻。倒T電阻網(wǎng)絡(luò)的等效電阻值受輸入數(shù)字量的控制，即輸入電阻不變，電阻網(wǎng)路的等效電阻變化，其反相比例放大器的增益也隨之變化。設(shè)計理念是自動增益，也就是說大信號小增益、小信號大增益。 作為參考電壓，整個 網(wǎng)絡(luò)作為反饋網(wǎng)絡(luò)。增益： 也即模擬輸入大時，通過ADC0809轉(zhuǎn)

6、換成的數(shù)字量就大，增益就?。荒M輸入小時，通過ADC0809轉(zhuǎn)換成的數(shù)字量就小，增益就大，及實現(xiàn)了自動增益。2.2 方案比較【基礎(chǔ)部分】基礎(chǔ)實驗比較簡單，在老師的提示下，采用的方案是利用與門和74283加法器。根據(jù)二進(jìn)制數(shù)的乘法公式，設(shè)兩位二進(jìn)制分別為A1、A0和B1、B0，輸出從高位到低位依次為S3、S2、S1、S0，其中S0=A0*B0，S1=A0*B1+A1*B0，S2=A1*B1+S1可能產(chǎn)生的進(jìn)位，S3=S2可能產(chǎn)生的進(jìn)位。其中兩數(shù)相與可以用74LS08（兩輸入四與門）實現(xiàn)，而加法可以用74LS283（四位二進(jìn)制超前進(jìn)位全加器）實現(xiàn)。優(yōu)點(diǎn)：只需要兩個芯片，便于連接，節(jié)省成本，電路簡單

7、，易于理解S3不需要再次連接電路，只需要進(jìn)行空置，等待S2的進(jìn)位，減少了問題產(chǎn)生的可能因素。無需使用CO和CI?！景l(fā)揮部分】（1） 方案一輸出的頻率1kHz10kHz正弦模擬信號轉(zhuǎn)換成數(shù)字信號：比較器與計數(shù)器（74LS161）一起對輸入鎖存器的信號進(jìn)行控制，其中，運(yùn)用八個與門構(gòu)成峰值異步清零模塊，對ADC傳輸?shù)男盘栠M(jìn)行周期性清零。當(dāng)滿足次態(tài)大于現(xiàn)態(tài)或完成一個周期時，一級鎖存LE引腳輸入高電平，允許數(shù)據(jù)通過，而此時二級鎖存LE引腳輸入低電平，處于保持狀態(tài)。最后進(jìn)行DAC轉(zhuǎn)換，結(jié)合運(yùn)放lm324構(gòu)成除法電路和放大電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨

8、著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正弦量，并作為參考電壓送回DAC輸入端8號引腳，在反饋電阻RFB輸出端加上交流輸入信號，接地并接到運(yùn)算放大器的同相輸入端，接到運(yùn)算放大器的反相輸入端，則把R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器構(gòu)成了運(yùn)算放大器的反饋元件，用R-2R型電阻網(wǎng)絡(luò)和運(yùn)算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。經(jīng)過運(yùn)放輸出，并在DAC和第一級運(yùn)放間和電壓跟隨器的反饋端加了適當(dāng)?shù)姆答侂娮鑼﹄妷悍糯蟊稊?shù)進(jìn)行調(diào)節(jié)并且對帶負(fù)載能力進(jìn)行提高。（2） 方案二利用檢波電路，從調(diào)幅波中取出低頻信號。為了取出低頻有用信號，還必須使用濾波器濾除高頻分量，所以檢波電路通常包含非線性元器件和濾波器兩部分，再

9、進(jìn)行DAC轉(zhuǎn)換，結(jié)合運(yùn)放lm324構(gòu)成除法電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正弦量，并作為參考電壓送回DAC輸入端8號引腳，在反饋電阻RFB輸出端加上交流輸入信號，接地并接到運(yùn)算放大器的同相輸入端，接到運(yùn)算放大器的反相輸入端，則把R-2R網(wǎng)絡(luò)型D/A轉(zhuǎn)換器構(gòu)成了運(yùn)算放大器的反饋元件，用R-2R型電阻網(wǎng)絡(luò)和運(yùn)算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。經(jīng)過運(yùn)放輸出，并在DAC和第一級運(yùn)放間和電壓跟隨器的反饋端加了適當(dāng)?shù)姆答侂娮鑼﹄妷悍糯蟊稊?shù)進(jìn)行調(diào)節(jié)并且對帶負(fù)載能力進(jìn)行提高。（3） 比較檢波電路作為模

10、擬電路更復(fù)雜，可靠性不高。數(shù)字電路穩(wěn)定性高，也更加符合要求。本實驗設(shè)計方案采用方案一。（4） 方案一具體原理：該自動增益數(shù)字控制電路應(yīng)分為五部分：第一部分是模數(shù)轉(zhuǎn)換電路，它將輸入的模擬信號按式2-1的方式轉(zhuǎn)換成數(shù)字信號；第二部分為數(shù)值比較電路，該部分用于比較模數(shù)轉(zhuǎn)換所產(chǎn)生的數(shù)字大小，當(dāng)新輸入的數(shù)值大于之前輸入的數(shù)值時，將新數(shù)值存入鎖存電路，即實現(xiàn)記錄信號峰值的功能；第三部分為鎖存電路，用于存放數(shù)字信號的峰值，由于信號峰值有可能從大變小，而此時再進(jìn)行數(shù)值比較，新輸入的信號始終會小于此時鎖存器中的信號峰值，因此，考慮利用兩片鎖存芯片級聯(lián)，第一片每隔一定時間自動清零，而第二片中始終存儲來自第一片鎖存

11、器所記錄的信號的峰值；第四及第五部分為數(shù)模轉(zhuǎn)換電路及放大電路，u0=K*ui/D,D為鎖存器中所存儲的輸入信號的峰值,可得到電壓增益的表達(dá)式如下:2.3 系統(tǒng)結(jié)構(gòu)設(shè)計【基礎(chǔ)部分】任意兩個二進(jìn)制數(shù)的乘運(yùn)算通過與門實現(xiàn)，三個結(jié)果的求和通過將運(yùn)算結(jié)果輸入到加法器的不同位實現(xiàn)。所以共需要四個與門和一個四位加法器。本實驗采用四位快速進(jìn)位加法器74LS283和與門74LS08。圖2-2 2位乘法展開式圖2-3 74LS283芯片引腳圖 圖2-4 74L08芯片引腳圖輸入輸出A1 ，A0 ，B1， B000000A1 ，A0 ，B1， B000010A1 ，A0 ，B1， B000100A1 ，A0 ，B1

12、， B000110A1 ，A0 ，B1， B001000A1 ，A0 ，B1， B001011A1 ，A0 ，B1， B001102A1 ，A0 ，B1， B001113A1 ，A0 ，B1， B010000A1 ，A0 ，B1， B010012A1 ，A0 ，B1， B010104A1 ，A0 ，B1， B010116A1 ，A0 ，B1， B011000A1 ，A0 ，B1， B011013A1 ，A0 ，B1， B011106A1 ，A0 ，B1， B011119表2-1 乘法器真值表圖2-5 系統(tǒng)結(jié)構(gòu)圖【發(fā)揮部分】用ADC輸出的正弦模擬信號轉(zhuǎn)換成數(shù)字信號：比較器與計數(shù)器（74LS161

13、）一起對輸入鎖存器的信號進(jìn)行控制，其中，運(yùn)用八個與門構(gòu)成峰值異步清零模塊，對ADC傳輸?shù)男盘栠M(jìn)行周期性清零。當(dāng)滿足次態(tài)大于現(xiàn)態(tài)或完成一個周期時，一級鎖存LE引腳輸入高電平，允許數(shù)據(jù)通過，而此時二級鎖存LE引腳輸入低電平，處于保持狀態(tài)。最后進(jìn)行DAC轉(zhuǎn)換，結(jié)合運(yùn)放LM324構(gòu)成除法電路，實現(xiàn)將IOUT1端口輸出以電流為模值（其值隨DAC寄存器的內(nèi)容線性變化，也即是隨著數(shù)據(jù)輸入而變化 ）的正弦量轉(zhuǎn)換為電壓為模值的正弦量。系統(tǒng)框圖如圖2-6。圖2-6 系統(tǒng)結(jié)構(gòu)圖2.4 具體電路設(shè)計【基礎(chǔ)部分】圖2-7 乘法器電路圖設(shè)計采用含四個與門的74ls08和一個74ls283加法器，根據(jù)結(jié)構(gòu)框圖得出仿真電路，

14、如圖2-7。依照電路圖在實驗箱上進(jìn)行實際電路的鏈接，容易得到結(jié)果【發(fā)揮部分】（1）分頻電路圖2-8 74LS161管腳圖74LS161管腳圖如圖2-8所示。當(dāng)CR=LD=EP=ET=“1”、CP脈沖上升沿作用后，計數(shù)器加1。74LS161具有異步清零功能和同步置數(shù)功能，一片74LS161可以組成16進(jìn)制以下的任意進(jìn)制分頻器。本實驗中，我們將時鐘信號16分頻。創(chuàng)造兩個16分頻的電路可以很好地控制鎖存器輪流使信號通過，起到緩存的作用。仿真分頻部分電路圖如圖2-9。圖2-9 74LS161管腳連接示意圖（2）A/D轉(zhuǎn)化電路圖2-10 ADC0809管腳圖多路開關(guān)可選通8個模擬通道, 地址線為通道端口

15、選擇線，A為低地址，C為高地址，引腳圖中為ADDA，ADDB和ADDCSTART是轉(zhuǎn)換啟動信號。START上升沿時，復(fù)位ADC0809；START下降沿時啟動芯片，開始進(jìn)行A/D轉(zhuǎn)換；在A/D轉(zhuǎn)換期間，START應(yīng)保持低電平。ALE信號與START信號接在一起了，這樣連接使得在信號的前沿寫入（鎖存）通道地址，緊接著在其后沿就啟動轉(zhuǎn)換。Vref參考電壓用來與輸入的模擬信號進(jìn)行比較，作為逐次逼近的基準(zhǔn)。其典型值為+5V(Vref(+)=+5V,Vref(-)=-5V)圖2-11 ADC0809管腳連接示意圖（3）比較器電路兩個8位數(shù)的比較是從A的最高位A7和B的最高位B7進(jìn)行比較，如果它們不相等，

16、則該位的比較結(jié)果可以作為兩數(shù)的比較結(jié)果。若最高位A7=B7，則再比較次高位A6和B6，余類推。顯然，如果兩數(shù)相等，那么，比較步驟必須進(jìn)行到最低位才能得到結(jié)果。本方案需要比較8位二進(jìn)制數(shù)的大小。我們采用兩個74LS85級聯(lián)組成。當(dāng)新輸入的數(shù)值大于之前輸入的數(shù)值時，將新數(shù)值存入鎖存器電路，實現(xiàn)記錄信號峰值的功能。圖2-12 74LS85管腳圖圖2-13 比較器電路連接仿真圖（4）鎖存器電路鎖存器部分里有兩個鎖存器，用兩個74ls373芯片共同構(gòu)成了二級鎖存。目的是避免信號直接輸入到DAC芯片中。一級鎖存和二級鎖存的使能端由比較器和時序電路共同控制。比較器控制一級鎖存以保證捕獲的數(shù)字量為當(dāng)前數(shù)字量中

17、最大值。只有當(dāng)一級鎖存輸入端為當(dāng)前最大值是，才是數(shù)據(jù)通過。二級鎖存與一級鎖存永遠(yuǎn)不同時開放，這是由時序電路控制的，以保證數(shù)據(jù)輸出的同時和穩(wěn)定。第一片每隔一定時間自動清零，第二片始終存儲來自第一片鎖存器所記錄的信號的峰值。圖2-14 74LS373管腳圖圖2-15 鎖存器電路連接仿真圖（5）D/A轉(zhuǎn)化與除法電路圖2-16 DAC0832管腳連接示意圖所示電路中的接高電平、其余控制端、均接低電平，使兩個鎖存器處于常導(dǎo)通狀態(tài)，輸入的數(shù)據(jù)直接經(jīng)過寄存器、D/A轉(zhuǎn)換電路進(jìn)行數(shù)/模轉(zhuǎn)換，輸出跟隨數(shù)字輸入變化而變化，所以電路處于透明工作方式。 當(dāng)參考電壓UREF為正時，電流由UREF經(jīng)支路電阻流入IOUT1

18、或IOUT2。當(dāng)參考電壓UREF為負(fù)時，則電流由IOUT1或IOUT2經(jīng)支路電阻流入UREF，從而在IOUT2接地情況下，輸出電壓： （式2-6）當(dāng)參考電壓UREF為正時，uo為負(fù)。當(dāng)參考電壓UREF為負(fù)時，uo為正。參考電壓UREF既然可負(fù)可正，那么UREF端可以加一個交流電壓ui，從而 （式2-7）簡寫為： （式2-8） 這里，K是系數(shù)，D是輸入數(shù)字量。上式表明，uO正比于ui與D的乘積。稱為乘法DAC，簡寫為MDAC。 如果將反饋電阻輸出端加上交流輸入信號ui, IOUT2接地并接到運(yùn)算放大器的同相輸入端, IOUT1接到運(yùn)算放大器的反相輸入端, 參考電壓UREF同時接到運(yùn)算放大器的輸出

19、端, 則把倒T電阻網(wǎng)絡(luò)構(gòu)成了運(yùn)算放大器的反饋元件，用倒T電阻網(wǎng)絡(luò)和運(yùn)算放大器實現(xiàn)了模擬信號被數(shù)字D相除的除法器。即 （式2-9）圖2-17 DAC0832電路連接仿真圖（6）運(yùn)算放大器運(yùn)算放大器我們使用通用運(yùn)放LM324。電壓跟隨器驅(qū)動負(fù)載的能力很強(qiáng)，所以在本電路中，Iout1端口電流經(jīng)過一級運(yùn)算放大器轉(zhuǎn)換為電壓后，再連接一級運(yùn)算放大器。電壓跟隨器同相輸入端接上一級的輸出端，反相輸入端連接本級運(yùn)放的輸出端。這樣可以提高驅(qū)動負(fù)載的能力。圖2-18 運(yùn)算放大器連接示意圖（7）中頻自動增益數(shù)字電路完整仿真電路圖2-19中頻自動增益數(shù)字電路完整仿真電路圖3 制作及調(diào)試過程【基礎(chǔ)部分】3.1.1 制作及

20、調(diào)試過程本實驗我們在九教南502實驗室的實驗箱上進(jìn)行搭建。實驗箱上配有5v電源、高/低電平輸出端和帶譯碼器的數(shù)碼管。將芯片插入芯片槽中，用線按照電路圖將其對應(yīng)管腳連起來，就能實現(xiàn)聯(lián)通的功能。實際連接電路如圖3-1：圖3-1 【基礎(chǔ)部分】實際電路連接好電路后，根據(jù)電路圖，用四個開關(guān)控制實現(xiàn)A0,A1,B0,B1的0、1輸入，用數(shù)碼管將相乘結(jié)果顯示出來。以檢查電路是否成功實現(xiàn)。3.1.2 遇到的問題和解決方法開始沒有將74283及7408的VCC和GND接地，數(shù)碼管沒有顯示，是因為此時芯片本身沒有工作，后來找到了問題，并順利解決，此實驗就較為順利快速的完成了。這個實驗相對比較簡單，有可能遇到實驗箱

21、上某個模塊不能正常工作的情況。這是要分塊測量查找錯誤，并且合理的利用電壓表判斷高低電平?！景l(fā)揮部分】3.2.1 仿真過程由于在multisim中沒有對應(yīng)的ADC和DAC芯片，所以本次實驗仿真采用庫元件較全的proteus進(jìn)行電路仿真。仿真結(jié)果如下圖所示。圖3-2 100mv，2kHz仿真結(jié)果圖圖3-3 50mv，5kHz仿真結(jié)果圖圖3-4 3v，2kHz仿真結(jié)果圖3.2.2 制作及調(diào)試過程圖3-5 電路連接示意圖（1）ADC芯片檢測將輸入信號源由正弦信號轉(zhuǎn)變?yōu)橹绷餍盘栆员阌陔妷罕磉M(jìn)行測量。高低電平滿足TTL電平標(biāo)準(zhǔn)。只要8個輸出端不是全部高電平就說明AD芯片輸出正常。由于START與ALE相連

22、。模擬信號就會連續(xù)轉(zhuǎn)換。（2）比較器檢測首先確定低位比較器三個AB、A=B、AB端口分別置于高電平和低電平，檢查時序電路的兩個輸出端是否能分時使能。（4）緩存檢測檢查使能端口輸出波形是否正確，每個周期都應(yīng)有一段時間是高電平以使數(shù)據(jù)通過。再檢測輸入端口的數(shù)據(jù)是否與前一級輸出相同。緩存電路正常的標(biāo)志是二級緩存數(shù)據(jù)輸出端口正常。（5）DA檢測檢查DAC芯片的工作方式是否為直通，檢測DAC芯片8個輸入端數(shù)據(jù)是否正常。（6）運(yùn)放檢測將運(yùn)算放大器與前一級斷開，輸入波形看其放大效果。3.2.3 實驗結(jié)果大信號輸入時： 小信號輸入時信號放大倍數(shù)僅有2倍，沒有達(dá)到預(yù)期效果3.2.4 遇到的問題和解決方法（1）數(shù)

23、字電路74系列都滿足TTL電平，在電路傳輸過程中，電平可能會微微跳變，但只要大體上不影響邏輯就可以，可以通過改變時鐘頻率進(jìn)行優(yōu)化（2）在上電之前要檢查VCC與GND是否短路。（3）檢測電路過程中可以先輸入直流作為信號源，然后逐級檢查信號的傳輸，判斷電路的故障點(diǎn)。（4）輸入管腳不能懸空，在實際電路中，懸空的管腳有可能是零也有可能是一，會導(dǎo)致電路錯誤。（5）電路各個模塊要分開測試。（6）電路板上GND都接的是同一個位置，而AD芯片的地管腳并不在相同的位置，所以實驗時需要對PCB板進(jìn)行分割走線，另外，有幾個芯片只有14個引腳，而板子上做好的是16個腳的插座，需要注意將這些芯片的VCC和GND接入電路

24、，以免影響電路功能。（7）Proteus的仿真能力不如multisim好，但本次實驗所用芯片不包含于multisim的庫里，所以只能使用proteus。實際搭接電路前也要注意檢查芯片是否能正常工作，按照芯片引腳圖連接，防止芯片不能正常工作。（8）實驗開始時插了一遍線，結(jié)果示波器輸出的是雜波，后來將所有的線拔下來用萬用表檢查沒有問題又重新插了一遍，終于出來的是正常的正弦波（9）輸入信號較小時，輸出沒有達(dá)到要求在3-4V，而輸入信號過大時，波形會出現(xiàn)失真現(xiàn)象，我們考慮是運(yùn)放的連接沒有設(shè)計的較為合理4 實驗研究與思考（1）加法器實現(xiàn)2位乘法電路原理？ 利用的是2位二進(jìn)制乘法的展開式來設(shè)計電路的，先用

25、與門做二進(jìn)制的與運(yùn)算，再把與結(jié)果高位對高地址，低位對低地址相加就可以設(shè)計出電路。（2）4位可控加/減法電路控制模塊關(guān)鍵是什么？關(guān)鍵模塊在于BCD加法器，在利用補(bǔ)碼進(jìn)行累加計算的過程中需要修正電路。（3）DAC0832工作方式有哪些？直通型方式、單緩沖方式和雙緩沖方式。當(dāng)ILE為高電平，CS和WR1位高電平時，LE1信號是的8位輸入數(shù)據(jù)鎖存器有效，輸入的數(shù)據(jù)存入輸入鎖存器。當(dāng)需要DA轉(zhuǎn)換時，使WR2和XFER位高電平，LE2信號使得8位DA鎖存器有效，將數(shù)據(jù)置入DA鎖存器中，并進(jìn)行DA轉(zhuǎn)換，這是雙緩沖工作方式。在DAC0832中，使兩個鎖存器中的一個常處于開通狀態(tài)，只控制一個鎖存器的鎖存或者使兩

26、個鎖存器同時工作，這是單緩沖工作方式。使兩個鎖存器完全處于開通狀態(tài)，鎖存器輸出隨數(shù)字變化而變化，稱為直通工作方式。（4）引入競爭與冒險現(xiàn)象，探究其產(chǎn)生原因。在電路設(shè)計中使用多種邏輯門如：與非門、或非門等，將一個門電路多個輸入端信號同時跳變，或者一個信號經(jīng)由不同的路徑傳到同一個門的輸入端致使信號到達(dá)的時間不同，從而在電路輸出端產(chǎn)生尖峰脈沖，這種現(xiàn)象稱為競爭冒險。（5）測量輸出信號失真方法有哪些？失真度是用一個未經(jīng)放大器放大前的信號與放大后的信號作比較的差別，其單位為百分比，在這里表征一個信號偏離純正弦信號的程度。信號處理方法大致可分為兩類：模擬法和數(shù)字化方法。模擬法：指測量中直接應(yīng)用模擬電路對信

27、號處理測量失真度的方法?；谀M法的失真度測量儀由于前級電路有源器件的非線形，因此對小信號的測量不夠準(zhǔn)確。具體包含基波抑制法和諧波分析法。數(shù)字化方法：是指首先通過數(shù)據(jù)采集卡將被測信號量化，再對測量數(shù)據(jù)處理計算出失真度的測量方法。按照量程分為一般失真度測量01% 100% 、小失真度測量001% 30% 和超低失真度測量0001% 10%。按照自動化的程度可分為半自動失真度測量和自動失真度測量；信號處理方法大致可分為兩類： （6）估算或測量【發(fā)揮部分】輸入到輸出的時間？ADC0809轉(zhuǎn)換時間為130s（時鐘為500KHz時）。74ls085二級由低到高傳輸時間位20ns，由高到低傳輸時間為26ns，平均值為23ns74ls161輸入始終頻率為10khz，時間為0.1ms。經(jīng)過分頻的設(shè)置，輸出信號周期是1.6ms。74ls373由低到高傳輸時間位18ns，由高到低傳輸時間為18ns，平均值為18nsDAC0832電流穩(wěn)定時間1us。Lm324時間2us。計算可得約為3.5毫秒。（7）A/D和D/A轉(zhuǎn)換電路的參考電壓和輸出最大電壓有什么關(guān)系？在A/D轉(zhuǎn)換器中，參考電壓作為模擬參考量，是模擬量的最大值，這樣才能保證數(shù)字量D是不大于1的n進(jìn)制數(shù)，同時也保證LSB最小。D/A轉(zhuǎn)換器中的模擬量輸出都以