第三章邏輯門電路(康華光)

1、信息與電氣工程學院第三章第三章 邏輯門電路邏輯門電路3.1 MOS邏輯門電路邏輯門電路3.2 TTL邏輯門電路邏輯門電路*3.3 射極耦合邏輯門電路射極耦合邏輯門電路*3.4 砷化鎵邏輯門電路砷化鎵邏輯門電路3.5 邏輯描述中的幾個問題邏輯描述中的幾個問題3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題* 3.7 用用VerilogHDL描述邏輯門電路描述邏輯門電路信息與電氣工程學院教學基本要求：教學基本要求：1、了解半導體器件的開關特性。了解半導體器件的開關特性。2、熟練掌握熟練掌握基本邏輯門（與、或、與非、或非、基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、異或門）

2、、三態(tài)門、OD門（門（OC門）和傳輸門的邏門）和傳輸門的邏輯功能。輯功能。3、學會門電路邏輯功能分析方法。學會門電路邏輯功能分析方法。4、掌握掌握邏輯門的主要參數(shù)及在應用中的接口問題。邏輯門的主要參數(shù)及在應用中的接口問題。第二章第二章 邏輯門電路邏輯門電路信息與電氣工程學院3.1 MOS邏輯門邏輯門1、邏輯門邏輯門: :實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。實現(xiàn)基本邏輯運算和復合邏輯運算的單元電路。2、邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路

3、集成門電路NMOS門門3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介信息與電氣工程學院1.CMOS集成電路集成電路: :廣泛應用于超大規(guī)模、甚大規(guī)模集成電路廣泛應用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負載能力強負載能力強抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負載能力強負載能力

4、強抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALS2.TTL 集成電路集成電路: :廣泛應用于中大規(guī)模集成電路廣泛應用于中大規(guī)模集成電路3.1.1 數(shù)字集成電路簡介數(shù)字集成電路簡介信息與電氣工程學院3.1.2 邏輯門電路的一般特性邏輯門電路的一般特性1. 1. 輸入和輸出的高、低電平輸入和輸出的高、低電平 vO vI 驅(qū)動門驅(qū)動門G1 負載門負載門G2 1 1 輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIL(min)輸出低電平的上限值輸出低電平的上限值

5、 VOH(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) 0 G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD 0 G2門門vI范圍范圍 輸入輸入低電平低電平 vI 信息與電氣工程學院VNH 當前級門輸出高電平的最小當前級門輸出高電平的最小值時值時允許負向噪聲電壓的最大值允許負向噪聲電壓的最大值。負載門輸入高電平時的噪聲容限：負載門輸入高電平時的噪聲容限：VNL 當前級門輸出低電平的最大當前級門輸出低電平的最大值時值時允許正向噪聲電壓的最大值允許正向噪聲電壓的最大值負載門輸入低電平時的噪聲容限負載門輸入低

6、電平時的噪聲容限：2. 噪聲容限噪聲容限VNH =VOH(min)VIH(min) VNL =VIL(max)VOL(max)在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表在保證輸出電平不變的條件下，輸入電平允許波動的范圍。它表示門電路的抗干擾能力示門電路的抗干擾能力 1 驅(qū)動驅(qū)動門門 vo 1 負載門負載門 vI 噪聲噪聲 信息與電氣工程學院類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.93.傳輸延遲時間傳輸延遲時間傳輸延遲時間是表征門電路開關速傳輸延遲時間是表征門電路開關速度的參數(shù)，它

7、說明門電路在輸入脈度的參數(shù)，它說明門電路在輸入脈沖波形的作用下，其輸出波形相對沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間電路傳輸延遲時間 tPHL 輸出輸出 50% 90% 50% 10% tPLH tf tr 輸入輸入 50% 50% 10% 90% 信息與電氣工程學院4. 4. 功耗功耗靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路靜態(tài)功耗：指的是當電路沒有狀態(tài)轉(zhuǎn)換時的功耗，即門電路空載時電源總電流空載時電源總電流ID與電源電壓與電源電壓VDD的乘積。的乘積。5. 延時延時 功耗積功耗積是速度功耗綜合性的指標是速度功耗

8、綜合性的指標. .延時延時 功耗積功耗積，用符號，用符號DP表示表示扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。扇入數(shù)：取決于邏輯門的輸入端的個數(shù)。6. 扇入與扇出數(shù)扇入與扇出數(shù)動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，動態(tài)功耗：指的是電路在輸出狀態(tài)轉(zhuǎn)換時的功耗，對于對于TTL門電路來說，靜態(tài)功耗是主要的。門電路來說，靜態(tài)功耗是主要的。CMOS電路的靜態(tài)功耗非常低，電路的靜態(tài)功耗非常低，CMOS門電路有動態(tài)功耗門電路有動態(tài)功耗信息與電氣工程學院扇出數(shù)：扇出數(shù)： 是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。是指其在正常工作情況下，所能帶同類門電路的最大數(shù)目。（a) 帶拉電流負載帶拉電流負載當負

9、載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高當負載門的個數(shù)增加時，總的拉電流將增加，會引起輸出高電壓的降低。但不得低于輸出高電平的下限值，這就限制了電壓的降低。但不得低于輸出高電平的下限值，這就限制了負載門的個數(shù)。負載門的個數(shù)。)(I)(IN負載門負載門驅(qū)動門驅(qū)動門IHOHOH 高電平高電平扇出數(shù)扇出數(shù):IOH : :驅(qū)動門的輸出端為高電平電流驅(qū)動門的輸出端為高電平電流IIH : :負載門的輸入電流為負載門的輸入電流為。信息與電氣工程學院(b) 帶灌電流負載帶灌電流負載)(I)(IN負負載載門門驅(qū)驅(qū)動動門門ILOLOL 當負載門的個數(shù)增加時，總的灌電流當負載門的個數(shù)增加時，總的灌電流IOL

10、將增加，同時也將引起將增加，同時也將引起輸出低電壓輸出低電壓VOL的升高。當輸出為低電平，并且保證不超過輸?shù)纳?。當輸出為低電平，并且保證不超過輸出低電平的上限值。出低電平的上限值。IOL ：驅(qū)動門的輸出端為低電平電流：驅(qū)動門的輸出端為低電平電流IIL ：負載門輸入端電流之和：負載門輸入端電流之和信息與電氣工程學院電路類型電源電壓/V傳輸延遲時間/ns靜態(tài)功耗/mW功耗延遲積/mW-ns直流噪聲容限 輸出邏輯擺幅/VVNL/VVNH/VTTLCT54/74510151501.22.23.5CT54LS/74LS57.52150.40.53.5HTL158530255077.513ECLCE10

11、K系列5.2225500.1550.1250.8CE100K系列4.50.7540300.1350.1300.8CMOSVDD=5V5455103225 1032.23.45VDD=15V151215103180 1036.59.015高速CMOS5811038 1031.01.55各類數(shù)字集成電路主要性能參數(shù)的比較各類數(shù)字集成電路主要性能參數(shù)的比較信息與電氣工程學院3.1.3 MOS開關及其等效電路開關及其等效電路：MOS管工作在可變電阻區(qū)，輸出低電平管工作在可變電阻區(qū)，輸出低電平: : MOS管截止，管截止， 輸出高電平輸出高電平當當I VT信息與電氣工程學院MOS管相當于一個由管相當于一

12、個由vGS控制控制的無觸點開關。的無觸點開關。MOS管工作在可變電阻區(qū)，管工作在可變電阻區(qū)，相當于開關相當于開關“閉合閉合”，輸出為低電平。輸出為低電平。MOS管截止，管截止，相當于開關相當于開關“斷開斷開”輸出為高電平。輸出為高電平。當輸入為低電平時：當輸入為低電平時：當輸入為高電平時：當輸入為高電平時：信息與電氣工程學院3.1.4 CMOS 反相器反相器1.1.工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導通導通10 V10 V 10V 0V導通導通截止截止 0 VVTN = 2 VVTP =

13、 2 V邏輯圖邏輯圖AL 邏輯表達式邏輯表達式邏輯真值表邏輯真值表)VVVTPTNDD( 0110vi (A)vO(L)信息與電氣工程學院2. 2. 電壓傳輸特性和電流傳輸特性電壓傳輸特性和電流傳輸特性)v(fvIO 電壓傳輸特性電壓傳輸特性信息與電氣工程學院3. CMOS3. CMOS反相器的工作速度反相器的工作速度在由于電路具有互補對稱的性質(zhì)，它的開通時間與關在由于電路具有互補對稱的性質(zhì)，它的開通時間與關閉時間是相等的。平均延遲時間：閉時間是相等的。平均延遲時間：10 ns。 帶電容負載帶電容負載信息與電氣工程學院A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止 導通

14、導通 截止截止導通導通 導通導通導通導通導通導通截止截止截止截止導通導通截止截止截止截止截止截止 截止截止導通導通導通導通1110與非門與非門1.CMOS 與非門與非門vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VN輸入的與非門的電路輸入的與非門的電路?輸入端增加有什么問題輸入端增加有什么問題?3.1.5 CMOS 邏輯門邏輯門信息與電氣工程學院或非門或非門BAL 2.2.CMOS 或非門或非門+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP

15、2L0 00 11 01 1截止截止導通導通截止截止導通導通 導通導通導通導通導通導通截止截止截止截止導通導通截止截止截止截止截止截止截止截止導通導通導通導通1000AB10V10VVTN = 2 VVTP = 2 VN輸入的或非門的電路的結(jié)構(gòu)輸入的或非門的電路的結(jié)構(gòu)?輸入端增加有什么問題輸入端增加有什么問題?信息與電氣工程學院3. 異或門電路異或門電路BA BABAXBAL BABA BA =A B信息與電氣工程學院4.4.輸入保護電路和緩沖電路輸入保護電路和緩沖電路 基基本本邏邏輯輯功功能能電電路路 基基本本邏邏輯輯功功能能電電路路 輸輸入入保保護護緩緩沖沖電電路路 輸輸出出緩緩沖沖電電路

16、路 vi vo 采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路采用緩沖電路能統(tǒng)一參數(shù)，使不同內(nèi)部邏輯集成邏輯門電路具有相同的輸入和輸出特性。具有相同的輸入和輸出特性。信息與電氣工程學院1.CMOS漏極開路門漏極開路門1.）CMOS漏極開路門的提出漏極開路門的提出輸出短接，在一定情況下輸出短接，在一定情況下會產(chǎn)生低阻通路，大電流會產(chǎn)生低阻通路，大電流有可能導致器件的損毀，有可能導致器件的損毀，并且無法確定輸出是高電并且無法確定輸出是高電平還是低電平。平還是低電平。 3.1.6 CMOS漏極開路（漏極開路（OD）門和三態(tài)輸出門電路）門和三態(tài)輸出門電路 +VDDTN1TN2AB+VDDAB01

17、信息與電氣工程學院C D RP VDD L A B & & （2）漏極開路門的結(jié)構(gòu)與邏輯符號漏極開路門的結(jié)構(gòu)與邏輯符號(c) (c) 可以實現(xiàn)線與功能可以實現(xiàn)線與功能CDAB CDAB +VDDVSSTP1TN1TP2TN2ABLA B L 電路電路A B L & 邏輯符號邏輯符號(b)(b)與非邏輯不變與非邏輯不變RP VDD L A B 漏極開路門輸出連接漏極開路門輸出連接21PPL RP VDD L A B C D (a)(a)工作時必須外接電源和電阻工作時必須外接電源和電阻信息與電氣工程學院(2) 上拉電阻對上拉電阻對OD門動態(tài)性能的影響門動態(tài)性能的影響RP VDD L A B C D

18、 Rp的值愈小，負載電容的充電時間的值愈小，負載電容的充電時間常數(shù)亦愈小，因而開關速度愈快常數(shù)亦愈小，因而開關速度愈快。但功耗大但功耗大, ,且可能使輸出電流超過允且可能使輸出電流超過允許的最大值許的最大值IOL(max） 。電路帶電容負載電路帶電容負載1 10 0CL LRp的值大，可保證輸出電流不能超的值大，可保證輸出電流不能超過允許的最大值過允許的最大值IOL(max）、）、功耗小功耗小。但負載電容的充電時間常數(shù)亦愈大，但負載電容的充電時間常數(shù)亦愈大，開關速度因而愈慢開關速度因而愈慢。信息與電氣工程學院最不利的情況：最不利的情況：只有一個只有一個 OD門導通，門導通，110為保證低電平輸

19、出為保證低電平輸出OD門的門的輸輸出電流不能超過允許的最大值出電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，RP不不能太小能太小。當當VO=VOLIL(total)OLOLDDpIIVVR(max)(max)(min) IL(total)pOLDDOLIRVVI(min)(max)(max) +V DDIILRP&n&m&kIIL（total)IOL（max)信息與電氣工程學院當當VO=VOH+V DDRP&n&m&111IIH（total)I0H（total)為使得高電平不低于規(guī)定的為使得高電平不低于規(guī)定的VOH的最小值，則的最小值，則Rp的選擇不能過大。的選擇不能

20、過大。Rp的最大值的最大值Rp(max) ：IH(total)OH(total)IHDDpIIVVR(min)(max) 信息與電氣工程學院2.三態(tài)三態(tài)(TSL)輸出門電路輸出門電路1TP TN VDD L A EN & 1 1 EN A L 1 0011截止截止導通導通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導通導通010截止截止截止截止X1邏輯功能：高電平有效的同相邏輯門邏輯功能：高電平有效的同相邏輯門0 1信息與電氣工程學院3.1.7 CMOS傳輸門傳輸門( (雙向模擬開關雙向模擬開關) ) 1 1. CMOS傳輸門電路傳輸門電路TP vI /vO

21、 TN vO /vI C C +5V 5V 電路電路vI /vO vO /vI C C T G 邏輯符號邏輯符號I / Oo/ IC等效電路等效電路信息與電氣工程學院2、CMOS傳輸門電路的工作原理傳輸門電路的工作原理 設設TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止TP vI /vO TN vO /vI C C +5V 5V 1）當）當c=0， c =1時時c=0=-5V， c c =1=+5V信息與電氣工程學院 C TP vO/vI vI/vO +5V 5V TN C +5V5V GSP= 5

22、V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN導通導通a、 I= 5V3VTN導通，導通，TP導通導通 GSP |VT|, TP導通導通C、 I= 3V3VIOvv 2）當）當c=1， c =0時時信息與電氣工程學院傳輸門組成的數(shù)據(jù)選擇器傳輸門組成的數(shù)據(jù)選擇器C=0TG1導通導通, TG2斷開斷開 L=XTG2導通導通, TG1斷開斷開 L=YC=1傳輸門的應用傳輸門的應用信息與電氣工程學院CMOS邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達邏輯集成器件發(fā)展使它的技術參數(shù)從總體上來說已經(jīng)達到或者超過到或者超過TTL

23、TTL器件的水平。器件的水平。CMOS器件的功耗低、扇出數(shù)大，器件的功耗低、扇出數(shù)大，噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。噪聲容限大，靜態(tài)功耗小，動態(tài)功耗隨頻率的增加而增加。參數(shù)系列傳輸延遲時間tpd/ns(CL=15pF)功耗(mW)延時功耗積(pJ)4000B751(1MHz)7574HC101.5 (1MHz)1574HCT131 (1MHz)13BiCMOS2.90.00037.50.00087223.1.8 CMOS邏輯門電路的技術參邏輯門電路的技術參數(shù)數(shù)CMOS門電路各系列的性能比較門電路各系列的性能比較信息與電氣工程學院3.2 TTL邏輯門邏輯門3.2.1 BJT

24、的開關特性的開關特性iB 0，iC 0，vOVCEVCC，c、e極之間近似于開路極之間近似于開路,vI=0V時時:iBIcs/，iC=Ics，vOVCE0.2V，c、e極之間近似于短路極之間近似于短路,vI=5V時時:信息與電氣工程學院A.截止狀態(tài).Je 、Jc皆反偏，皆反偏， ib=0，ic=0.VO = VCE = VCC - iCRC VCC.可靠截止條件：可靠截止條件：VBE 0V。 B.放大狀態(tài). Je正偏正偏 , Jc反偏反偏, iC = iB；.VO=VCE=VCCiCRC ，iC與與iB增增加加VO減小。減小。C.飽和狀態(tài).Je正偏正偏 .Jc正偏；正偏；.iB = IBS =

25、 ICS / ；.iC=ICS= (VCC 0.7V)/RC VCC/RC；.VCES一般為一般為0.1V 0.3V。三極管三極管B-E和和C-E之間相當于之間相當于一個閉合的開關。一個閉合的開關。1. BJT的開關條件的開關條件信息與電氣工程學院2. BJT的開關時間的開關時間從截止到導通從截止到導通開通開通時間時間ton(=td+tr)從導通到截止從導通到截止關閉時間關閉時間toff(= ts+tf)BJT飽和與截止兩種狀態(tài)的相飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換需要一定的時間才能完成?；マD(zhuǎn)換需要一定的時間才能完成。信息與電氣工程學院CL的充、放電過程均需經(jīng)歷一定的充、放電過程均需經(jīng)歷一定的時間，

26、必然會增加輸出電壓的時間，必然會增加輸出電壓 O波波形的上升時間和下降時間，導致基形的上升時間和下降時間，導致基本的本的BJT反相器的開關速度不高。反相器的開關速度不高。3.2.2基本基本BJT反相器的動態(tài)性能反相器的動態(tài)性能若帶電容負載若帶電容負載故需設計有較快開關速度的實用型故需設計有較快開關速度的實用型TTL門電路。門電路。 信息與電氣工程學院輸出級輸出級T3、D、T4和和Rc4構(gòu)構(gòu)成推拉式的輸出級。成推拉式的輸出級。用于提高開關速度用于提高開關速度和帶負載能力。和帶負載能力。中間級中間級T2和電阻和電阻Rc2、Re2組成，從組成，從T2的集電結(jié)和發(fā)射的集電結(jié)和發(fā)射極同時輸出兩個相極同時

27、輸出兩個相位相反的信號，作位相反的信號，作為為T T3 3和和T T4 4輸出級的輸出級的驅(qū)動信號；驅(qū)動信號； Rb1 4k W Rc2 1.6k W Rc4 130 W T4 D T2 T1 + vI T3 + vO 負載 Re2 1K W VCC(5V) 輸入級輸入級 中間級中間級輸出級輸出級 3.2.3 TTL反相器的基本反相器的基本電路電路1. 1. 電路組成電路組成輸入級輸入級T1和電阻和電阻Rb1組成。用于提組成。用于提高電路的開關速度高電路的開關速度信息與電氣工程學院2. TTL反相器的工作原理（邏輯關系、性能改善）反相器的工作原理（邏輯關系、性能改善） （1 1）當輸入為低電平

28、（）當輸入為低電平（ I I = 0.2 V）mA 0251 1B1CCB1.RvVi 0 BS1 IBS1B1Ii T1 深度飽和深度飽和V 3.6V 70705DBE4B4O ).(vvvv截止導通導通截止飽和低電平T4D4T3T2T T1 1輸入高電平輸出輸出T2 、 T3截止，截止，T4 、D導通導通信息與電氣工程學院（2）當輸入為高電平（）當輸入為高電平（ I = 3.6 V） T2、T3飽和導通飽和導通 T1:倒置的放大狀態(tài)倒置的放大狀態(tài) T4和和D截止截止使輸出為低電平使輸出為低電平.vO=vC3=VCES3=0.2V信息與電氣工程學院輸入A輸出L0110邏輯真值表邏輯真值表 邏

29、輯表達式邏輯表達式 L = A 飽和飽和截止截止T T4 4低電平低電平截止截止截止截止飽和飽和倒置工作倒置工作高電平高電平高電平高電平導通導通導通導通截止截止飽和飽和低電平低電平輸出輸出D D4 4T T3 3T T2 2T T1 1輸入輸入信息與電氣工程學院1. TTL與非門電路與非門電路多發(fā)射極多發(fā)射極BJT T1e e bc eeb cA& BALB3.2.4 TTL邏輯門電路邏輯門電路信息與電氣工程學院2. TTL與非門電路的工作原理與非門電路的工作原理 任一輸入端為低電平時任一輸入端為低電平時:TTL與非門各級工作狀態(tài)與非門各級工作狀態(tài) IT1T2T3T4 O輸入全為高輸入全為高電

30、平電平 (3.6V)倒置使用的放倒置使用的放大狀態(tài)大狀態(tài)飽和飽和飽和飽和截止截止低電平低電平（0.2V）輸入有低電輸入有低電平平 (0.2V)深飽和深飽和截止截止截止截止導通導通高電平高電平（3.6V）當全部輸入端為高電平時：當全部輸入端為高電平時： 輸出低電平輸出低電平 輸出高電平輸出高電平 信息與電氣工程學院2. TTL或非門或非門 若若A、B中有一個為高電平中有一個為高電平:若若A、B均為低電平均為低電平:T2A和和T2B均將截止，均將截止，T3截止。截止。 T4和和D飽和，飽和，輸出為高電平。輸出為高電平。T2A或或T2B將飽和，將飽和，T3飽和，飽和，T4截止，截止，輸出為低電平。輸

31、出為低電平。BAL 邏輯表達式邏輯表達式信息與電氣工程學院vOHvOL輸出為低電平輸出為低電平的邏輯門輸出的邏輯門輸出級的損壞級的損壞3.2.5 集電極開路門和三態(tài)門電路集電極開路門和三態(tài)門電路1.1.集電極開路門電路集電極開路門電路 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 VCC(5V) Rb1 4k Rc2 1.6k Rc4 130 T4 A B C T1 T2 D Re2 1k T3 信息與電氣工程學院a） 集電極開路與非門電路集電極開路與非門電路b） 使用時的外電路連接使用時的外電路連接C） 邏輯功能邏輯功能

32、L = A BOC門輸出端連接實現(xiàn)線與門輸出端連接實現(xiàn)線與VCC T1 Re2 Rc2 Rc4 Rb1 T2 T3 T4 D A B L VCC T1 Re2 Rc2 Rb1 T2 T3 A B L VCCC D RP VDD L A B & & 信息與電氣工程學院2. 三態(tài)與非門三態(tài)與非門(TSL ) 當當CS= 3.6V時時CS數(shù)據(jù)輸入端輸出端LAB10010111011100三態(tài)與非門真值表三態(tài)與非門真值表 信息與電氣工程學院3.5 邏輯描述中的幾個問題邏輯描述中的幾個問題3.5.1 正負邏輯問題正負邏輯問題3.5.2 基基本邏輯門電路的等效符號及其應用本邏輯門電路的等效符號及其應用信息

33、與電氣工程學院正正負邏輯的邏輯符號負邏輯的邏輯符號的變換的變換 邏輯符號邏輯符號(1) 正負邏輯的邏輯符號正負邏輯的邏輯符號由前面分析可知，數(shù)字電路的兩種狀態(tài)高電平和低電平狀態(tài)可分別用二進制的0和1表示。形成了兩種邏輯體制，正邏輯和負邏輯。正邏輯邏輯1表示高電平，邏輯0表示低電平負邏輯邏輯0表示高電平，邏輯1表示低電平混合邏輯同時采用兩種邏輯體制數(shù)字電路中無特殊說明，通常都取正邏輯體制。信息與電氣工程學院正正負邏輯的邏輯符號負邏輯的邏輯符號的變換的變換 邏輯符號邏輯符號同一邏輯電路，在不同的邏輯體制下，邏輯功能是完全不同的。信息與電氣工程學院正正負邏輯的邏輯符號負邏輯的邏輯符號的變換的變換 邏

34、邏輯變換輯變換(2) 正負邏輯變換正負邏輯變換正負邏輯互為對偶關系，可用摩根定理進行轉(zhuǎn)換。例如：設一個“正”與門：F=AB 則： 為負“或”門 既將同一個電路的輸入輸出均取非“1”、“0” 將有：正邏輯 負邏輯信息與電氣工程學院圖1-4-1 一條線的兩端同時消去小圓圈正負邏輯的邏輯符號的變換正負邏輯的邏輯符號的變換邏輯變換邏輯變換 小圓圈為非號,一條線上的兩端同時加或減去圈,關系不變,如下圖.(3) 邏輯符號的等效變換應遵循的幾個原則邏輯符號的等效變換應遵循的幾個原則 任一條線一端的圈移到另一端上,其邏輯關系不變,如1-4-2&1ABF&1ABF圖1-4-2 一條線上的小圓圈從一端移到另一端&

35、1ABF&1ABF信息與電氣工程學院圖1-4-3 一條線的兩端同時消去小圓圈正負邏輯的邏輯符號的變換正負邏輯的邏輯符號的變換邏輯變換邏輯變換 在輸入輸出線上一端加上或者消去小圓圈,同時將加圈的門若是與門改成或門,或門則改成與門,邏輯關系不變,如圖1-4-3所示.圖1-4-4 或門輸入、輸出同時取反&1ABF&ABF 在輸入輸出線上一端加上或者消去小圓圈,同時將相應變量取反(即原變量變反變量,反變量變原變量),邏輯關系不變,如圖1-4-3所示.&ABF&ABF&ABF&ABF信息與電氣工程學院信息與電氣工程學院3.6 邏輯門電路使用中的幾個實際問題邏輯門電路使用中的幾個實際問題3.6.1 各種門

36、電路之間的接口問題各種門電路之間的接口問題3.6.2 門電路帶負載時的接口問題門電路帶負載時的接口問題信息與電氣工程學院1) 驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓驅(qū)動器件的輸出電壓必須處在負載器件所要求的輸入電壓范圍，包括高、低電壓值（屬于電壓兼容性的問題）。范圍，包括高、低電壓值（屬于電壓兼容性的問題）。在數(shù)字電路或系統(tǒng)的設計中，往往將在數(shù)字電路或系統(tǒng)的設計中，往往將TTL和和CMOS兩種器件混兩種器件混合使用，以滿足工作速度或者功耗指標的要求。由于每種器件合使用，以滿足工作速度或者功耗指標的要求。由于每種器件的電壓和電流參數(shù)各不相同，因而在這兩種器件連接時，要滿的電壓和電流參

37、數(shù)各不相同，因而在這兩種器件連接時，要滿足驅(qū)動器件和負載器件以下兩個條件：足驅(qū)動器件和負載器件以下兩個條件：2) 驅(qū)動器件必須對負載器件提供足夠大的拉電流和驅(qū)動器件必須對負載器件提供足夠大的拉電流和灌電流灌電流（屬于門電路的扇出數(shù)問題）。（屬于門電路的扇出數(shù)問題）。3.6.1 各種門電路之間的接口問題各種門電路之間的接口問題信息與電氣工程學院vOvI驅(qū)動門驅(qū)動門 負載門負載門1 1 VOH(min)vO VOL (max) vI VIH(min)VIL (max ) 負載器件所要求的輸入電壓負載器件所要求的輸入電壓VOH(min) VIH(min)VOL(max) VIL(max)信息與電氣工

38、程學院灌電流灌電流IILIOLIIL拉電流拉電流IIHIOHIIH101111n個個011101n個個對負載器件提供足夠大的拉電流和灌電流對負載器件提供足夠大的拉電流和灌電流 IOH(max) IIH(total)IOL(max) IIL(total)信息與電氣工程學院兩種不同類型的集成電路相互連接，驅(qū)動門必須要為兩種不同類型的集成電路相互連接，驅(qū)動門必須要為負載門提供符合要求的高低電平和足夠的輸入電流，即要負載門提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件：滿足下列條件：驅(qū)動門的驅(qū)動門的VOH（min）負載門的負載門的VIH（min）驅(qū)動門的驅(qū)動門的VOL（max）負載門的負載門

39、的VIL（max）驅(qū)動門的驅(qū)動門的IOH（max）負載門的負載門的IIH（總）（總）驅(qū)動門的驅(qū)動門的IOL（max）負載門的負載門的IIL（總）（總）信息與電氣工程學院2、 CMOS門驅(qū)動門驅(qū)動TTL門門VOH（min)=4.9V VOL(max) =0.1VTTL門（門（74系列）系列）： VIH(min) = 2V VIL(max )= 0.8VIOH（max)=-0.51mAIIH（max)=20 AVOH(min) VIH(min)VOL(max) VIL(max)帶拉電流負載帶拉電流負載輸出、輸入電壓輸出、輸入電壓帶灌電流負載帶灌電流負載?T3 VCC VDD T4 R1 R2 R3

40、 T1 T2 CMOS門門(4000系列）：系列）：IOL（max)=0.51mAIIL（max)=-0.4mA，IOH(max) IIH(total)信息與電氣工程學院例例 用一個用一個74HC00與非門電路驅(qū)動一個與非門電路驅(qū)動一個74系列系列TTL反相器和六個反相器和六個74LS系列邏輯門電路。試驗算此時的系列邏輯門電路。試驗算此時的CMOS門電路是否過載？門電路是否過載？VOH（min)=3.84V VOL(max) =0.33VIOH（max)=-4mAIOL（max)=4mA 74HC00：IIH（max)=004mAIIL（max)=1.6mA74系列：系列：VIH（min)=2

41、V VIL(max) =0.8V&111CMOS門門74系列系列74LS74LS系列系列74LS系列系列IIL（max)=-0.4mAIIH（max)=0.02mAVOH(min) VIH(min)VOL(max) VIL(max)信息與電氣工程學院總的輸入電流總的輸入電流: IIL(total)=1.6mA+6 0.4mA=4mA灌電流情況灌電流情況 拉電流情況拉電流情況 74HC00: IOH(max)=4mA74系列反相器系列反相器: IIH(max)=0.04mA74LS門：門： IIH(max)=0.02mA總的輸入電流總的輸入電流:IIH(total)=0.04mA+6 0.02m

42、A=0.16mA 74HC00: IOL(max)=4mA74系列反相器系列反相器: IIL(max)=1.6mA74LS門：門： IIL(max)=0.4mA驅(qū)動電路能為負載電路提供足夠的驅(qū)動電流驅(qū)動電路能為負載電路提供足夠的驅(qū)動電流&111CMOS門門 74系列系列74LS74LS系列系列信息與電氣工程學院3. TTL門驅(qū)動門驅(qū)動CMOS門門(如如74HC ）CMOS（7474HC）：VIH(min)= =3.5VTTL（74LS ）： VOH(min)= =2.7V式式2、3、4、都能滿足，但式、都能滿足，但式1 1 VOH(min) VIH(min)不滿足不滿足（ IO ：TTL輸出級

43、輸出級T3截止管的漏電流）截止管的漏電流）IHOOHn(IIRVVPDD 信息與電氣工程學院1. 用門電路直接驅(qū)動顯示器件用門電路直接驅(qū)動顯示器件3.6.2 門電路帶負載時的接口電路門電路帶負載時的接口電路LED R vI 1 DFOHIVVR DOLFCCIVVVR 門電路的輸入為低電平，輸出為高電平時，門電路的輸入為低電平，輸出為高電平時，LED發(fā)光發(fā)光當輸入信號為高電平，輸出為低電平時當輸入信號為高電平，輸出為低電平時,LED發(fā)光發(fā)光VCC LED R vI 1 信息與電氣工程學院解：解：LED正常發(fā)光需要幾正常發(fā)光需要幾mA的電流，并且導通時的壓降的電流，并且導通時的壓降VF為為1.6

44、V。根據(jù)附錄。根據(jù)附錄A查得，當查得，當VCC=5V時，時，VOL=0.1V，IOL(max)=4mA，因此因此ID取值不能超過取值不能超過4mA。限流電阻的最小值為。限流電阻的最小值為825mA4V10615 ).(R例例3.6.2 試用試用74HC04六個六個CMOS反相器中的一個作為接口反相器中的一個作為接口電路，使門電路的輸入為高電平時，電路，使門電路的輸入為高電平時，LED導通發(fā)光。導通發(fā)光。信息與電氣工程學院2. 機電性負載接口機電性負載接口用各種數(shù)字電路來控制機電性系統(tǒng)的功能用各種數(shù)字電路來控制機電性系統(tǒng)的功能, ,而機電系統(tǒng)所需而機電系統(tǒng)所需的工作電壓和工作電流比較大。要使這些

45、機電系統(tǒng)正常工作，的工作電壓和工作電流比較大。要使這些機電系統(tǒng)正常工作，必須擴大驅(qū)動電路的輸出電流以提高帶負載能力，而且必要時必須擴大驅(qū)動電路的輸出電流以提高帶負載能力，而且必要時要實現(xiàn)電平轉(zhuǎn)移。要實現(xiàn)電平轉(zhuǎn)移。如果負載所需的電流不特別大，可以將兩個反相器并聯(lián)作為如果負載所需的電流不特別大，可以將兩個反相器并聯(lián)作為驅(qū)動電路，并聯(lián)后總的最大負載電流略小于單個門最大負載驅(qū)動電路，并聯(lián)后總的最大負載電流略小于單個門最大負載電流的兩倍。電流的兩倍。繼電器繼電器 限流電阻限流電阻 vI 1 1 如果負載所需的電流比較大，則需要在數(shù)字電路的輸出端如果負載所需的電流比較大，則需要在數(shù)字電路的輸出端與負載之間接入一個功率驅(qū)動器件。與負載之間接入一個功率驅(qū)動器件。信息與電氣工程學院1. 多余輸入端的處理措施多余輸入端的處理措施3