高速視頻信號的光纖傳輸系統(tǒng)設(shè)計

1、高速視頻信號的光纖傳輸系統(tǒng)設(shè)計2007-10-17 14:36摘要：針對1000幀/秒高速攝影傳輸系統(tǒng)需實現(xiàn)數(shù)據(jù)輸出速率600MBps的長距離傳輸難題,提出了采用CIMT編碼方式的光纖數(shù)字化傳輸設(shè)計方案。整個系統(tǒng)主要包括數(shù)字信號的多路復用、解復用以及PCI數(shù)據(jù)傳輸卡三部分。詳細闡述了系統(tǒng)的原理及硬軟件實現(xiàn)方法,設(shè)計實現(xiàn)了兩路高速視頻數(shù)字化信號的15公里遠距離傳輸和計算機實時顯示。高幀頻的視頻信號不同于普通視頻信號,如果采用模擬信號方式傳輸,它的模擬帶寬達到了幾十兆甚至一兩百兆,這樣很難實現(xiàn)遠距離傳輸。而光纖傳輸容量大、質(zhì)量高和不易受干擾等特點,在高速數(shù)字傳輸系統(tǒng)中得到了廣泛應用。目前國內(nèi)外針對

2、普通視頻信號的光纖傳輸系統(tǒng)已相當多1,5,而對非標準的高幀頻視頻信號光纖傳輸系統(tǒng)少有報道,特別是兩路或多路高幀頻視頻的單根光纖傳輸實現(xiàn)則未見報道。 在本文中需要實現(xiàn)兩路256×256像素每秒1000幀高速視頻信號遠距離傳輸。對于高幀頻攝像機,由于它幀頻很高,通常采用多路并行的信號輸出方式降低數(shù)據(jù)率,最后通過復用合成為視頻信號2。為實現(xiàn)遠距離傳輸,文中提出采用數(shù)字光纖的復用、解復用和計算機PCI技術(shù)實現(xiàn)兩路高幀頻視頻設(shè)備產(chǎn)生的15MBps×40路數(shù)字信號的傳輸與視頻信號的合成及計算機實時顯示。 1 系統(tǒng)原理和結(jié)構(gòu) 高速視頻信號的光纖傳輸系統(tǒng)主要包括復用、光發(fā)射、光接收、解復用

3、、控制電路和PCI傳輸接口等部分。圖1為系統(tǒng)光發(fā)射部分工作原理圖。 從高速視頻采集獲得的40路15MBps的數(shù)據(jù)首先經(jīng)過XC9572內(nèi)的2:1復用,形成20路30MBps的二級復用數(shù)據(jù)提供給HDMP-1022,由其完成信道編碼,轉(zhuǎn)換成600MBps的PECL串行數(shù)據(jù),驅(qū)動光發(fā)射模塊,完成數(shù)據(jù)的光纖發(fā)射。圖2為光接收部分原理圖。 解復用芯片HDMP-1024從光纖接收模塊接收到的600MBpsPECL數(shù)據(jù)中提取出20路的并行數(shù)據(jù)和30MHz的時鐘信號,再由XC9572完成二級解復用,同時也為FIFO及PLX9052組成的PCI傳輸卡提供時序信號,計算機通過PCI總線獲得實時高速視頻采集數(shù)據(jù),并予

4、以顯示和處理。 2 硬件設(shè)計 系統(tǒng)的硬件設(shè)計主要包括光纖傳輸單元、PCI傳輸單元和控制單元三部分。 2.1 數(shù)字光纖傳輸單元設(shè)計 數(shù)字光纖傳輸單元主要完成串并行數(shù)據(jù)的復用與解復用功能。設(shè)計中采取數(shù)據(jù)通信中的CIMT(Conditional-Invert Master Transition)信道編碼方式對數(shù)據(jù)進行編碼。圖3顯示CIMT碼的格式。 CIMT碼有三種幀形式:數(shù)據(jù)幀、控制幀和填充幀。數(shù)據(jù)幀和控制幀的格式如圖3(a)所示,可以發(fā)送任意需要傳送的數(shù)據(jù)和控制信息,每一幀都以C-Field(Coding Field)開始,其后接著D-Field(Data Field)。其中D-Field組成的

5、數(shù)據(jù)位可以是十六位或二十位,本系統(tǒng)采用二十位數(shù)據(jù);控制位(C-Field)由四位數(shù)據(jù)碼組成,接收端可以此提取并鎖定數(shù)據(jù)的類型與狀態(tài)。填充幀是在發(fā)射端沒有數(shù)據(jù)信號時以及發(fā)射端和接收端建立連接時產(chǎn)生。在三種幀的主瞬變點處是接收端恢復時鐘信號的參考點。本系統(tǒng)中選用Aglient公司的HDMP-1022和HDMP-1024作為CIMT碼的復用與解復用主要芯片,HFCT-5208作為光發(fā)射和光接收器來實現(xiàn)點對點的光纖傳輸設(shè)計。 在光發(fā)射端設(shè)計中采用HDMP-1022的Double-Frame模式實現(xiàn)40路數(shù)據(jù)的傳輸,通過二級復用擴展其并行數(shù)據(jù)的容量為40路。數(shù)據(jù)在同一時鐘控制下同時被復用成一路的高速信號

6、,同時生成另一路按位取反的信號,最后通過其CIMT編碼器輸出推動光發(fā)射器。圖4為以Double-Frame方式復用發(fā)射的時序圖。其中CLOCK(15MHz)是單路數(shù)據(jù)采集時鐘,FLAG表示奇偶場,CAV和DAV表示數(shù)據(jù)幀和控制幀的控制位,C0C39表示輸入的40路信號,D0D19是CIMT碼的D-Field數(shù)據(jù),STRBOUT(30MHz)為芯片鎖相后的倍頻時鐘。 在光接收端部分光接收器將獲得的光信號轉(zhuǎn)變?yōu)楦咚匐娦盘柌l(fā)送給HDMP-1024,由它解復用后提取參考時鐘信號STRBOUT(30MHz)、數(shù)據(jù)信號C0C39,以及其他的狀態(tài)控制信號和數(shù)據(jù)時鐘RCLK(15MHz)。圖5為Double

7、-Frame光接收端時序圖。 2.2 PCI傳輸單元設(shè)計 為實現(xiàn)高速視頻信號的實時記錄,設(shè)計中利用了PCI總線技術(shù),PCI控制芯片采用PLX9052,它與FIFO相結(jié)合可以實現(xiàn)最高數(shù)據(jù)傳輸速率120MBps數(shù)字量輸入。 PLX9052符合PCI2.1規(guī)范,支持低成本從屬適配器。內(nèi)部包括一個64字節(jié)的寫FIFO和一個32字節(jié)的讀FIFO,通過讀寫FIFOs,可實現(xiàn)高性能的突發(fā)式數(shù)據(jù)傳輸;其局部總線與PCI總線的時鐘相互獨立,局部總線的時鐘頻率范圍為040MHz,PCI的時鐘頻率范圍為033MHz;可以通過串行EEPROM提供PCI總線和局部總線的部分重要配置信息。PLX9052支持突發(fā)式內(nèi)存映射

8、傳輸和單周期的內(nèi)存或I/O映射傳輸,利用32字節(jié)的直接從設(shè)備讀FIFO和64字節(jié)的直接從設(shè)備寫FIFO,映射在PCI內(nèi)存和I/O空間中的地址由PCI基址寄存器設(shè)置。而且,局部映射寄存/b器允許將PCI地址空間轉(zhuǎn)換為局部地址空間。圖6是PLX9052與FIFO相互連接的電路圖,FIFO采用IDT公司的IDT72205。 2.3 控制單元設(shè)計 整個設(shè)計的時序控制單元均由CPLD完成,在光發(fā)射端主要提供40路信號的2?押1復用、數(shù)據(jù)的鎖存及系統(tǒng)工作的時序信號;在光接收端主要為解復用、FIFO和PLX9052提供相應的時序邏輯。本設(shè)計選用Xilinx公司的XC9572作為控制單元的核心芯片,結(jié)合它的在

9、線編程功能,完成整個系統(tǒng)的時序調(diào)試與設(shè)計。 結(jié)合Verilog語言與原理圖(sch)方法,較好地實現(xiàn)了整個系統(tǒng)時序的設(shè)計。以下是40路數(shù)字信號8?押1復用Verilog語言設(shè)計代碼。 Module parrelserial (Data, clock, EN, OutData); input 0:8 Data ;input clock ;input EN; output OutData ;reg 0:8Data; reg 0:3count;reg OutData; always (posedge clock) begin       if(EN)

10、           count=0;       else           begin             OutData=Datacount;         

11、0;   count=count+1;             if(count>8)count=0;           end       end endmodule 3 軟件設(shè)計 整個系統(tǒng)軟件主要包括PCI傳輸單元的驅(qū)動程序和系統(tǒng)應用程序設(shè)計。 Windows下的PCI驅(qū)動程序不僅僅包括物理設(shè)備的驅(qū)動程序,也包括為文

12、件系統(tǒng)等非物理設(shè)備編寫的虛擬設(shè)備驅(qū)動程序。在設(shè)計中主要針對Windows2000下PCI驅(qū)動程序設(shè)計。由于Windows 2000禁止用戶模式的程序訪問I/O端口(Windows 95/98則允許用戶程序直接訪問I/O端口),直接控制物理設(shè)備的驅(qū)動程序均為內(nèi)核模式。而本設(shè)計的PCI驅(qū)動程序要求對各種硬件資源訪問,所以應該選擇工作在零級的驅(qū)動程序模式。 開發(fā)設(shè)備驅(qū)動采用的主要開發(fā)工具是JUNGO公司提供的軟件包Windriver。這個軟件包提供開發(fā)PLX9052有關(guān)設(shè)備的文檔、編譯需要的頭文件和庫文件、調(diào)試工具和程序范例。利用其內(nèi)部定義的可以調(diào)用的系統(tǒng)底層服務,如DMA服務、中斷服務、內(nèi)存管理服

13、務、可安裝文件系統(tǒng)服務等,結(jié)合VC+完成整個PCI設(shè)備驅(qū)動程序。本設(shè)計包括以下幾個方面: (1)PCI設(shè)備初始化 PCI設(shè)備驅(qū)動程序首先實現(xiàn)識別PLX9052器件、尋址PLX9052器件的資源和對PLX9052器件中斷的服務。主要調(diào)用Windirver軟件包內(nèi)以下函數(shù): WD_Open(hWD); PCI_Get_WD_handle(&hWD); PLX_LocateAndOpenBoard(0x10b5, 0x9052, UseInt); (2)PCI端口地址操作 PCI總線是32位的總線標準,在進行I/O操作時通常要進行雙字(DWORD)操作,而在Windows 2000下,系統(tǒng)不

14、允許處于優(yōu)先級3的用戶程序和用戶模式驅(qū)動程序直接使用I/O指令。任何對I/O的操作都需要借助內(nèi)核模式驅(qū)動來完成。筆者主要調(diào)用Windirver軟件包內(nèi)兩個函數(shù)來完成。 IO_ReadByteString(DWORD dwIOAddr, PBYTE pBuf, DWORD dwBytes); IO_WriteByteString(DWORD dwIOAddr, PBYTE pBuf, DWORD dwBytes); (3)內(nèi)存的讀寫 PLX9052與計算機進行數(shù)據(jù)通信主要采取DMA方式,在Windriver中提供了相應內(nèi)存讀取兩個函數(shù),通過對它的調(diào)用可實現(xiàn)PLX9052與計算機內(nèi)存的數(shù)據(jù)交換。

15、IO_Read32BitRegister(DWORD dwAddr); IO_Write32BitRegister(DWORD dwAddr, DWORD dwData)?鴉 整個系統(tǒng)的應用程序研制都基于微軟公司的VC+開發(fā)設(shè)計,可用于Windows 2000 操作系統(tǒng)下。 整個光纖傳輸系統(tǒng)利用復用、解復用,結(jié)合PCI技術(shù)實現(xiàn)了高速視頻數(shù)字化信號遠距離傳輸及控制、實時顯示等功能,傳輸距離15km,可記錄數(shù)據(jù)量為128K字節(jié)。目前已將設(shè)計用到相關(guān)的測試項目中,并將進一步改進擴大數(shù)據(jù)的容量及穩(wěn)定性。 參考文獻1 Asada, Hideyuki Yamada, Takashi Rabou. Opti

16、cal fiber digital transmission of multiplexed video and audio signals suitable for multimedia applicationsJ.IEEE Transactions on Consumer Electronics. 1998; 44(2): 2732792 P.A.Levine,D.J. Sauer,F.V.Shallcross et al. High Frame Rate Multi-Port CCD Imager and CameraJ.SPIE,1992; 1952:2572673 Aglient Te

17、chnology Inc. Low Cost Gigabit Rate Transmit/Receive Chip Set With TTL I/OsM. 20024 PLX Technology Inc. PCI 9054 Data Book V2.0M.19995 劉 穎,王春悅. 數(shù)字通信原理與技術(shù)M.北京:北京郵電大學出版社,20026 張寶富,劉忠英.現(xiàn)代光纖通信與網(wǎng)絡(luò)教程M.北京:人民郵電出版社,2002雷達技術(shù)的不斷發(fā)展，需要對大容量的數(shù)據(jù)進行實時的處理，這就對通信速率提出了很高的要求。本設(shè)計將作為一個大型雷達信號處理系統(tǒng)與外部的數(shù)據(jù)接口板，實現(xiàn)數(shù)據(jù)的高速記錄與回放。板上集成的4

18、個光口，有效數(shù)據(jù)傳輸率理論上可達到10Gbits，能夠充分滿足系統(tǒng)對通信速率的要求。ROCKET IO簡介Rocket IO為Xilinx公司的Virtex II pro及Virtex IV系列FPGA中的一個內(nèi)嵌模塊。它是一種高速的串行收發(fā)器，采用兩對差分對來進行數(shù)據(jù)的發(fā)送和接收，可以實現(xiàn)兩個單工或一對全雙工的數(shù)據(jù)傳輸。通信碼率可以達到600Mbits3.125Cbits。Rocket IO收發(fā)器發(fā)送和接收串行差分信號，工作于2.5V的直流電壓下，采用CML(Current Mode Logic)模式，內(nèi)部帶有50或75的匹配電阻。Rocket IO采用了預加重技術(shù)，可以補償傳播媒質(zhì)中的高頻

19、損耗。Rocket IO包括PMA(PhysicalMedia Attachment)和PCS(PhysicalCoding Sublayer)兩個子層。其中PMA子層中集成了SERDES，發(fā)送和接收緩沖，時鐘發(fā)生器及時鐘恢復電路。SERDES是一個串并轉(zhuǎn)換器，負責FPGA中本地的32位并行數(shù)據(jù)(也可以是16位或8位)與Rocket IO接口的串行數(shù)據(jù)之間的轉(zhuǎn)換。采用串行數(shù)據(jù)收發(fā)，可以在高頻條件下很好的避免數(shù)據(jù)間的串擾。時鐘發(fā)生器及時鐘恢復電路用于將時鐘與數(shù)據(jù)綁定發(fā)送及將時鐘從接收到的數(shù)據(jù)流中恢復出來，從而避免了在高速傳輸條件下時鐘與數(shù)據(jù)分開傳輸所帶來的時鐘抖動等問題。PCS子層負責8B10B

20、編碼解碼和CRC校驗，并集成了負責channel綁定和時鐘修正的彈性緩沖。8B10B編碼可以避免數(shù)據(jù)流中出現(xiàn)連0連1的情況，便于時鐘的恢復。channel綁定通過在發(fā)送數(shù)據(jù)流中加入P字符來將幾個RocketIO通道綁定成一個一致的并行通道，從而來提高數(shù)據(jù)的吞吐率。最多支持24個通道的綁定。彈性緩沖可以解決恢復的時鐘與本地時鐘的不一致問題，并進行數(shù)據(jù)率的匹配，從而使得channel綁定成為可能。對Rocket IO模塊的配置，可以通過下面兩種方式進行：靜態(tài)特性可以通過HDL代碼設(shè)置；動態(tài)特性可以通過Rocket IO的原語端口進行配置。Rocket IO收發(fā)器的框圖1所示系統(tǒng)方案介紹該光纖數(shù)據(jù)傳

21、輸板基于PCI總線規(guī)范和PMC接口規(guī)范。系統(tǒng)框圖如圖2所示。光纖數(shù)據(jù)傳輸板組成光纖數(shù)據(jù)傳輸板上集成3個光口，每個光口對應1個RockelIO收發(fā)器。另有一個Rocket IO連接到PMC的PN4上，以便通過母板提供與背板上其他設(shè)備進行高速串行通信的通道。光口收發(fā)模塊采用LNL-STllH。光纖數(shù)據(jù)傳輸板上的數(shù)據(jù)存儲采用Micron公司的synchronousDRAM MT48LC32M16A2，每片容量512Mh，共4片。4片SDRAM由4套獨立的地址數(shù)據(jù)總線連入FPGA，從而可以實現(xiàn)4片SDRAM讀寫的獨立工作。對于光口數(shù)據(jù)在SDRAM中的存放方式，可以通過FPGA中的代碼靈活沒置，因此大大

22、增加了系統(tǒng)的通用性。PCI橋芯片采用Quick Logic的5064，可以在local bus端達到最高100MHz的時鐘速率。本系統(tǒng)中應用66M64bit的PCI總線標準。該芯片帶有PCI core可以在PCI總線端實現(xiàn)master和slave兩種模式，而芯片的localbus部分是可編程的，可以實現(xiàn)與FPGA的無縫連接，本設(shè)計中l(wèi)ocal bus部分采用80MHz的時鐘。QL5064中的數(shù)據(jù)發(fā)送和接收FIFO可以對數(shù)據(jù)進行緩沖，從而匹配兩端的速率。本系統(tǒng)的核心為Xilinx公司的Virtex II pro系列 FPGAXC2VP20。對FPGA型號的選擇主要基于對user IO數(shù)量和Roc

23、ketIO數(shù)目的考慮。該款FPGA帶有8個Rocket IO，可以與光纖模塊進行無縫連接。FPGA內(nèi)部的功能模塊包括SDRAM控制器，與QL5064交互的控制模塊及兩個與QL5064進行通信所用的FIFO(分別用于數(shù)據(jù)的發(fā)送和接收)，3個Rocket IO控制器，每個RocketIO控制器中包括一個Rx FIFO和一個Tx FIFO。板內(nèi)數(shù)據(jù)存儲及流動方式光纖數(shù)據(jù)傳輸板可以工作于如下幾種模式：光纖數(shù)據(jù)記錄模式三個光口的數(shù)據(jù)經(jīng)由FPGA和QL5064直接傳送到PCI總線上，仔放到主機的存儲空間上。三個光口之間可以獨立工作。光纖數(shù)據(jù)回放模式主機將數(shù)據(jù)通過PCI總線傳送到光纖板上，經(jīng)過QL5064和

24、FPGA，從三個光口發(fā)送出去。同樣，三個光口是獨市的。經(jīng)過板內(nèi)緩沖的數(shù)據(jù)記錄模式光口數(shù)據(jù)先存儲在板內(nèi)的SDRAM中， 再經(jīng)由FPGA和5064傳送到PCI總線上，從而將數(shù)據(jù)存儲到主機的存儲空間中。三個光口可以同時工作，每個光口的最高波特率為2Gbits。經(jīng)過板內(nèi)緩沖的數(shù)據(jù)回放模式主機端發(fā)送來的數(shù)據(jù)通過PCI總線，經(jīng)由5064和FPGA存儲到SDRAM上，再經(jīng)由光口發(fā)送出去。三個光口可以同時工作，每個光口的最高波特率為2Gbits。以上四種工作模式，可以任選其中的一種或幾種，因此該光纖數(shù)據(jù)傳輸板具有了較強的通用性，可以被靈活的應用于不同的場合。ROCKET IO的實現(xiàn)FPGA中的ROCKET I

25、O控制模塊在FPGA中實現(xiàn)對三個Rocket IO的控制，3個RocketIO可以獨立工作。本設(shè)計中的Rocket IO在物理層之上采用aurora協(xié)議，在aurora協(xié)議中不采用channel綁定，每個rocketIO傳送數(shù)據(jù)采用framing格式，工作于全雙工模式，支持流控。Rocket IO接口采用交流耦合(ACcoupling)模式，單個Rocket IO控制模塊的工作原理框圖如圖3所示。圖3中的Rocket IO transceiver模塊是由Xilinx公司的COREGenerator生成的一個IPCore，內(nèi)部實現(xiàn)了Rocket IO收發(fā)器的功能以及上層協(xié)議aurora。該模塊的

26、功能包括8B10B編碼，串并轉(zhuǎn)換，時鐘與數(shù)據(jù)流的綁定以及時鐘恢復，CRC差錯檢測，流量控制等。發(fā)送接收通道各具有一個16K的FIFO，以便對發(fā)送或接收的數(shù)據(jù)進行緩沖，容量為一個數(shù)據(jù)包的大小，從而可以在PCI總線較長時間忙的情況下不至于造成數(shù)據(jù)的丟失。由于Rocket IO工作于2Gbits下，F(xiàn)IFO的設(shè)置可以防止數(shù)據(jù)的溢出，匹配RocketIO和SDRAM及PCI之間的速率差異。Poll模塊負責FPGA內(nèi)部各個模塊的協(xié)同工作及相互之間的數(shù)據(jù)交互，此處POLL模塊根據(jù)不同的操作要求進行Rocket IO與SDRAM或QL5064之間的數(shù)據(jù)傳送。關(guān)于參考時鐘，Rocket IO不能使用經(jīng)過數(shù)字時

27、鐘管理(DCM)倍頻的參考時鐘，因為DCM倍頻會引入過大的時鐘抖動，在Rocket IO的高速數(shù)據(jù)傳輸條件下會引起不必要的錯誤。當RocketIO工作于2.5Gbits以上時，建議使用差分時鐘(本設(shè)計雖然工作于2.5Gbits以下，但還是采用了差分時鐘，以期獲得更好的性能)。Rocket IO的時鐘由差分時鐘輸入后，只經(jīng)過一級緩沖，然后直接連入到Rocket IO的參考時鐘引腳上。PCB設(shè)計中需要注意的問題為了使得Rocket IO能夠穩(wěn)定可靠的工作，在PCB設(shè)計中需要注意如下一些問題。電源每個Rocket IO有5個電源引腳，它們都對噪聲敏感，因此需要良好的電源濾波網(wǎng)絡(luò)。應選用線性電源模塊，R