數(shù)字電路第四章 組合邏輯電路

1、A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1F01101000 同一同一F的最大項(xiàng)和最小項(xiàng)表達(dá)式，它們角標(biāo)不同，但它們的最大項(xiàng)和最小項(xiàng)表達(dá)式，它們角標(biāo)不同，但它們總的角標(biāo)組成總的角標(biāo)組成 0，1，7的所有數(shù)，的所有數(shù)， 也就是說：最大項(xiàng)角標(biāo)是也就是說：最大項(xiàng)角標(biāo)是07中除去最小項(xiàng)角標(biāo)剩下的數(shù)。中除去最小項(xiàng)角標(biāo)剩下的數(shù)。)4 , 2 , 1 (mF最小項(xiàng)表達(dá)式最小項(xiàng)表達(dá)式最大項(xiàng)表達(dá)式最大項(xiàng)表達(dá)式)76530(，MF返回返回 組合邏輯電路概念組合邏輯電路概念 組合邏輯電路的結(jié)構(gòu)特點(diǎn)組合邏輯電路的結(jié)構(gòu)特點(diǎn) 電路由電路由邏輯門邏輯門構(gòu)成，不含構(gòu)成，不含記憶

2、元件記憶元件(觸發(fā)器觸發(fā)器)。 任一時(shí)刻的輸出僅取決于任一時(shí)刻的輸出僅取決于該時(shí)刻的輸入該時(shí)刻的輸入，而，而與電路原與電路原來的狀態(tài)無關(guān)來的狀態(tài)無關(guān)。小規(guī)模集成電路小規(guī)模集成電路(SSI)：指每片含：指每片含10個(gè)門以下個(gè)門以下的集成芯片的集成芯片中規(guī)模集成電路中規(guī)模集成電路(MSI)：指每片含：指每片含10100個(gè)門個(gè)門的集成芯片的集成芯片教材教材P41寫寫函函數(shù)數(shù)表表達(dá)達(dá)式式簡簡化化函函數(shù)數(shù)式式真真值值表表描描述述電電路路功功能能已已知知組組合合電電路路公式法公式法圖形法圖形法分析步驟分析步驟組合邏輯電路的分析：組合邏輯電路的分析：邏輯邏輯電路圖電路圖電路的電路的邏輯功能邏輯功能。【例【例

3、4.1.1】 分析圖分析圖4.1.1所示組合邏輯電路的邏輯功能。所示組合邏輯電路的邏輯功能。 解：第解：第1 1步，步，由邏輯圖由邏輯圖寫寫出出F F的邏輯表達(dá)式：的邏輯表達(dá)式： BCACABF第第2步：化簡表達(dá)式步：化簡表達(dá)式 F = AB+AC+BC第第3步：列出真值表如表所示。步：列出真值表如表所示。F第第4步：確定電路的邏輯功能。步：確定電路的邏輯功能。結(jié)論：結(jié)論：電路為電路為少數(shù)服從多數(shù)少數(shù)服從多數(shù)電路，電路， 稱稱三變量多數(shù)表決器三變量多數(shù)表決器。多數(shù)輸入變量為多數(shù)輸入變量為1，輸出，輸出F為為1；多數(shù)輸入變量為多數(shù)輸入變量為0，輸出，輸出 F為為0【例【例4-2】分析圖所示電路，

4、指分析圖所示電路，指出該電路的邏輯功能。出該電路的邏輯功能。 解：解：(1) 寫出函數(shù)表達(dá)式。寫出函數(shù)表達(dá)式。 iiiiiiiiiiBACBACCBAS)(1(2) 列真值表。列真值表。 Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01 01 1 (3) 分析功能分析功能一位全加器：一位全加器：帶進(jìn)位帶進(jìn)位的的1位加法位加法1位全加器位全加器符號(hào)符號(hào)Ai Bi CiCi+1 Si0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 00 10 11 00 11 01

5、 01 1Ai、Bi：被加數(shù)、加數(shù)，：被加數(shù)、加數(shù)， Ci為低位向本位的進(jìn)位，為低位向本位的進(jìn)位，Si為本位和，為本位和，Ci+1是本位向高位的進(jìn)位是本位向高位的進(jìn)位半加器：半加器：不考慮低位的進(jìn)位，即不考慮低位的進(jìn)位，即Ci=0而得到的電路。而得到的電路。表表4.1.3 半加器真值表半加器真值表 Ai BiCi+1 Si0 00 11 01 10 00 10 11 0圖圖4.1.3 半加器半加器 4.2 SSI組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì) 組合邏輯電路的設(shè)計(jì)：組合邏輯電路的設(shè)計(jì)：實(shí)際邏輯問題實(shí)際邏輯問題最佳的最佳的邏輯電路邏輯電路。分析的逆過程分析的逆過程最佳的含義：最佳的含義：最小

6、化要求：最小化要求：邏輯門的數(shù)目少、種類少、連線少邏輯門的數(shù)目少、種類少、連線少速度要求：速度要求：級(jí)數(shù)少級(jí)數(shù)少功耗小功耗小組合邏輯電路設(shè)計(jì)的組合邏輯電路設(shè)計(jì)的步驟步驟(1)列真值表：列真值表： 設(shè)設(shè)輸入輸出輸入輸出變量變量確定每個(gè)變量確定每個(gè)變量0和和1的含義的含義列真值表列真值表(2)寫表達(dá)式并化簡；寫表達(dá)式并化簡；(3)根據(jù)化簡結(jié)果和最佳化要求根據(jù)化簡結(jié)果和最佳化要求選擇器件；選擇器件；說明說明：這里只討論這里只討論SSI器件，器件，MSI器件的設(shè)計(jì)詳見器件的設(shè)計(jì)詳見4.3節(jié)。節(jié)。 如果題中給出了器件類型，可省略如果題中給出了器件類型，可省略(3)步。步。(4)根據(jù)所選器件，根據(jù)所選器件

7、，轉(zhuǎn)化化簡結(jié)果轉(zhuǎn)化化簡結(jié)果為相應(yīng)形式；為相應(yīng)形式；(5)畫邏輯電路圖。畫邏輯電路圖。【例【例4.2.1】 設(shè)計(jì)一個(gè)一位全減器。設(shè)計(jì)一個(gè)一位全減器。 解解: (1) 列真值表。列真值表。設(shè)變量：設(shè)變量：輸入變量輸入變量(An、Bn、n); 輸出變量輸出變量(Dn、C n+1)。An Bn CnCn+1 Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 11 11 00 10 00 0 1 1真值表如下真值表如下(2)化簡函數(shù)和選擇器件化簡函數(shù)和選擇器件An Bn CnCn+1 Dn0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

8、 1 10 01 11 11 00 10 00 0 1 1CAB0100011110 010 0 1 1 0 1CAB0100011110 011 0 10 0 1Cn+1畫出畫出Cn+1和和Dn的的K圖圖DnCAB0100011110 010 0 1 1 0 1CAB0100011110 011 0 10 0 1Cn+1Dn分析分析Dn的的K圖：圖： Dn所有所有1都無法合并，最簡與或式只能為都無法合并，最簡與或式只能為nnnnnnnnnnnnnCBACBACBACBAD可見：可見：如直接采用與、或、非門，只如直接采用與、或、非門，只Dn就需要就需要14個(gè)個(gè)邏輯門邏輯門！解決方法：解決方法：

9、(a)Dn的的K圖都按對角線排列，可考慮使用異或。圖都按對角線排列，可考慮使用異或。4維和維和5維變量也有類似結(jié)論維變量也有類似結(jié)論nnnnnnnnnnnnnnnnnnnnCBACBACBACBCBACBCBAD)()()()(只需要只需要2個(gè)異或門個(gè)異或門C0100011110 010 0 1 1 0 1C0100011110 011 0 10 0 1Cn+1Dn(b)本題有本題有2個(gè)輸出，因此化簡時(shí)盡量利用公共項(xiàng)，這可以使個(gè)輸出，因此化簡時(shí)盡量利用公共項(xiàng)，這可以使2個(gè)輸出共用電路。個(gè)輸出共用電路。 K圖中畫圈的圖中畫圈的2個(gè)個(gè)1就是它們的公共項(xiàng)，對就是它們的公共項(xiàng)，對Cn+1來說這來說這2

10、個(gè)個(gè)1可用異或合并，剩下的可用異或合并，剩下的2個(gè)個(gè)1可用合并最小項(xiàng)化簡?？捎煤喜⒆钚№?xiàng)化簡。nnCBnnnnnnnnnnnnnnnnnnnCBCBACBCBACBCBACBAC)()(1nnnnnnCBCBAC)(1nnnnCBAD例例 習(xí)題習(xí)題4-5 解解: (1) 列真值表。列真值表。 不存在不存在ABC=000的情況，的情況，看成無關(guān)項(xiàng)看成無關(guān)項(xiàng)A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11010011(2)化簡函數(shù)化簡函數(shù)CAB010001111000 1 1 1 0 1CABA)(BACAF(3) 轉(zhuǎn)化化簡結(jié)果轉(zhuǎn)化化簡結(jié)果使用或非門：

11、使用或非門：CABACABAF)(A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11010011(4)畫邏輯電路圖。畫邏輯電路圖。CABACABAF)(4-2.提示：功能描述可參看提示：功能描述可參看“4.3節(jié)節(jié)MSI組合邏輯器件組合邏輯器件”各器件功能各器件功能4-10. 提示：提示： 74系列型號(hào)參見系列型號(hào)參見附錄附錄44.3 常用常用MSI組合邏輯器件及應(yīng)用組合邏輯器件及應(yīng)用 4.3.1 編碼器編碼器生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。生活中常用十進(jìn)制數(shù)及文字、符號(hào)等表示事物。數(shù)字電路只能以二進(jìn)制信號(hào)工作。數(shù)字電路只能以二進(jìn)制信號(hào)工作。

12、編碼編碼:用二進(jìn)制表示文字、符號(hào)等對象的過程用二進(jìn)制表示文字、符號(hào)等對象的過程。編碼器編碼器:實(shí)現(xiàn)編碼的邏輯電路。實(shí)現(xiàn)編碼的邏輯電路。編碼器編碼器譯碼器譯碼器(1)編碼器的編碼器的概念概念學(xué)習(xí)時(shí)只需掌握外部連接、功能和應(yīng)用，不用掌握內(nèi)部結(jié)構(gòu)學(xué)習(xí)時(shí)只需掌握外部連接、功能和應(yīng)用，不用掌握內(nèi)部結(jié)構(gòu)(2)編碼器輸出編碼器輸出位數(shù)位數(shù)n的確定的確定因因n位二進(jìn)制可表示位二進(jìn)制可表示2n個(gè)信號(hào)，于是對個(gè)信號(hào)，于是對m個(gè)信號(hào)編碼，有個(gè)信號(hào)編碼，有 2n m例：例：對對101鍵盤編碼時(shí)，采用了鍵盤編碼時(shí)，采用了7位位二進(jìn)制代碼二進(jìn)制代碼ASC碼。碼。 27128101。 (3)編碼器的分類編碼器的分類普通編碼

13、器：普通編碼器：任何時(shí)刻只允許任何時(shí)刻只允許一個(gè)輸入一個(gè)輸入，否則將產(chǎn)生錯(cuò)誤。，否則將產(chǎn)生錯(cuò)誤。優(yōu)先編碼器：優(yōu)先編碼器：同時(shí)允許同時(shí)允許多個(gè)輸入多個(gè)輸入，但只對，但只對優(yōu)先級(jí)最高優(yōu)先級(jí)最高的輸入的輸入編碼編碼根據(jù)輸出位數(shù)不同，根據(jù)輸出位數(shù)不同，經(jīng)常經(jīng)?？梢杂玫綖榭梢杂玫綖?種種:2進(jìn)制編碼器：進(jìn)制編碼器：m和和n剛好滿足：剛好滿足：m=2n 如如8-3線編碼器，線編碼器，16-4線編碼器線編碼器BCD編碼器：編碼器：m=10，n=4，故又叫，故又叫10-4線編碼器。線編碼器。m個(gè)個(gè)信號(hào)信號(hào)n位位二二進(jìn)進(jìn)制制 1.二進(jìn)制優(yōu)先編碼器二進(jìn)制優(yōu)先編碼器(輸入輸入M和輸出和輸出N剛好滿足：剛好滿足：M=

14、2N)以以74LS148(8線線-3線線優(yōu)先編碼器）為例優(yōu)先編碼器）為例芯片的命名參見附錄芯片的命名參見附錄3(1)邏輯電路圖和邏輯符號(hào)邏輯電路圖和邏輯符號(hào)邏輯符號(hào)邏輯符號(hào)不要求不要求(2)引腳介紹引腳介紹所有所有引腳都是引腳都是低電平有效低電平有效輸入端：輸入端：I0 I7 Y2Y0 輸出端：輸出端：S控制端：控制端：使能端使能端狀態(tài)指示端：狀態(tài)指示端：選通端選通端YS，擴(kuò)展端，擴(kuò)展端YEX低電平有效的含義：低電平有效的含義： ：為為0表有輸入表有輸入，為，為1表無輸入；表無輸入； ：輸出輸出的是的是反碼反碼(編碼各位取反編碼各位取反)；S：S=0才使芯片才使芯片工作工作。I0 I7 Y2Y

15、0 (3)邏輯功能介紹邏輯功能介紹74LS148的功能表的功能表(真值表真值表)不需背功能表，不需背功能表，但要能看懂和使用但要能看懂和使用使能端：使能端：S=0，編碼器工作，編碼器工作，S=1編碼器不工作。編碼器不工作。工作工作不工作不工作111取反取反I7有輸入，有輸入，I6I0任意，則只對任意，則只對I7編碼，編碼結(jié)果為編碼，編碼結(jié)果為I7 、I6無輸入，無輸入， I5有輸入，有輸入，I4I0任意，則只對任意，則只對I5編碼，編碼結(jié)果為編碼，編碼結(jié)果為101取反取反輸入輸出關(guān)系：輸入輸出關(guān)系：(a) ：優(yōu)先級(jí)依次上升：優(yōu)先級(jí)依次上升(b)存在多個(gè)輸入時(shí)，只對優(yōu)先級(jí)最高的輸入編碼；存在多個(gè)

16、輸入時(shí)，只對優(yōu)先級(jí)最高的輸入編碼；(c)編碼結(jié)果為反碼。編碼結(jié)果為反碼。I0 I7 1狀態(tài)指示端狀態(tài)指示端 (見真值表見真值表)YS：芯片芯片工作工作且且無輸入無輸入才為才為0YEX：芯片芯片工作工作且且有輸入有輸入才為才為0狀態(tài)指示端的應(yīng)用狀態(tài)指示端的應(yīng)用(a)通過通過YEX、YS的值，可判斷編碼器的工作狀態(tài)；的值，可判斷編碼器的工作狀態(tài)；YSYEX=11，沒工作，沒工作YSYEX=10，工作但無輸入，工作但無輸入YSYEX=01，工作且有輸入，工作且有輸入1(a)通過通過YEX、YS的值，的值，可判斷編碼器的工作可判斷編碼器的工作狀態(tài)；狀態(tài)； 例：例：編碼器在編碼器在“正常工作但無輸入正常

17、工作但無輸入”和和“正常工作且輸正常工作且輸入為入為I7I1I0=110”時(shí)輸出都為時(shí)輸出都為111，這樣我們可能犯把，這樣我們可能犯把“無無輸入當(dāng)成有輸入輸入當(dāng)成有輸入I0”的錯(cuò)誤。但是通過檢驗(yàn)狀態(tài)指示端的值，的錯(cuò)誤。但是通過檢驗(yàn)狀態(tài)指示端的值，就可避免這樣的錯(cuò)誤。就可避免這樣的錯(cuò)誤。(b) 實(shí)現(xiàn)編碼器的擴(kuò)展實(shí)現(xiàn)編碼器的擴(kuò)展?fàn)顟B(tài)指示端的應(yīng)用狀態(tài)指示端的應(yīng)用1例例. 習(xí)題習(xí)題4-11 (2片片8-3線編碼器組成線編碼器組成16-4線編碼器線編碼器)解：解：(1)芯片連接芯片連接(2)邏輯功能分析邏輯功能分析1的的S=0，片，片1一直工作。一直工作。1有信號(hào)輸入時(shí)有信號(hào)輸入時(shí)(a)1的的YS=1

18、：2的的S=1，片，片2不工作，其輸出不工作，其輸出Y2Y1Y0=111，故片，故片2不影不影響響Z2Z1Z0；此時(shí)；此時(shí)Z2Z1Z0只取決于片只取決于片1的輸出的輸出Y2Y1Y0。(b)1的的YEX=0：Z3=YEX=1，而，而Z2Z1Z0 的取值隨的取值隨A8A15的不同的不同在在000111變化變化。(A8000，A15111) 結(jié)論：結(jié)論：片片1有信號(hào)輸入時(shí)，輸出值有信號(hào)輸入時(shí)，輸出值Z3Z2Z1Z0在在1000 1111間變化。間變化。片片1片片2A8 A15片片1優(yōu)先級(jí)更高優(yōu)先級(jí)更高輸出原碼輸出原碼1無信號(hào)輸入時(shí)無信號(hào)輸入時(shí)(a) 1的的Y2Y1Y0=111，片片1不影響不影響Z2

19、Z1Z0；(b)1的的YS=02的的S=0，片，片2工作，此時(shí)工作，此時(shí)Z2Z1Z0 只取決于片只取決于片2的的Y2Y1Y0的取值，其隨的取值，其隨片片2的的A0A7的不同在的不同在000111變化變化(A0000，A7111);(c)1的的YEX=1：Z3=YEX=0; 結(jié)論：結(jié)論：片片1無信號(hào)輸入時(shí)，輸出值無信號(hào)輸入時(shí)，輸出值Z3Z2Z1Z0在在00000111間變化。間變化。A0 A7輸出原碼輸出原碼 總之，當(dāng)輸入端輸入不同信號(hào)時(shí)，輸出端就得到不同的總之，當(dāng)輸入端輸入不同信號(hào)時(shí)，輸出端就得到不同的2進(jìn)制代碼。而且進(jìn)制代碼。而且A15的優(yōu)先級(jí)最高，的優(yōu)先級(jí)最高，A0的優(yōu)先級(jí)最低。而且的優(yōu)先

20、級(jí)最低。而且輸出不是反碼。輸出不是反碼。片片1有信號(hào)輸入時(shí)，輸出值有信號(hào)輸入時(shí)，輸出值Z3Z2Z1Z0在在10001111間變化。間變化。片片1無信號(hào)輸入時(shí)，輸出值無信號(hào)輸入時(shí)，輸出值Z3Z2Z1Z0在在00000111間變化。間變化。2. 二二-十進(jìn)制優(yōu)先編碼器十進(jìn)制優(yōu)先編碼器(BCD優(yōu)先編碼器優(yōu)先編碼器)以以74LS147為例為例(1) 邏輯符號(hào)邏輯符號(hào)輸入端：輸入端：I1 I9 Y3Y0 輸出端：輸出端：只只9個(gè)輸入，無個(gè)輸入，無I0(2)邏輯功能介紹邏輯功能介紹74LS147的功能表的功能表 I9優(yōu)先級(jí)最高優(yōu)先級(jí)最高；I0的輸入：的輸入： 無無I0輸入端，默認(rèn)輸入端，默認(rèn)I9I8I0=

21、111(9個(gè)全無輸入個(gè)全無輸入)時(shí)，時(shí)，I0有輸入；有輸入；各引腳都低電平有效：各引腳都低電平有效： 輸入端為輸入端為0表有輸入，輸出端輸出反碼。表有輸入，輸出端輸出反碼。4.3.2譯碼器譯碼器譯碼譯碼： 編碼的逆過程，將二進(jìn)制代碼還原成原來的信息。編碼的逆過程，將二進(jìn)制代碼還原成原來的信息。譯碼器：譯碼器： 實(shí)現(xiàn)譯碼功能的電路。實(shí)現(xiàn)譯碼功能的電路。二進(jìn)制代碼二進(jìn)制代碼原來信息原來信息編碼對象編碼對象編碼編碼譯碼譯碼(1)譯碼器的譯碼器的概念概念(2)譯碼器的分類：譯碼器的分類：變量譯碼器：變量譯碼器：一組二進(jìn)制代碼輸入，只輸出一個(gè)有效信號(hào)。一組二進(jìn)制代碼輸入，只輸出一個(gè)有效信號(hào)。因輸入的因輸

22、入的N位二進(jìn)制可表示位二進(jìn)制可表示2N個(gè)信號(hào)，故輸出位數(shù)個(gè)信號(hào)，故輸出位數(shù)M： M2N (a)譯碼器輸入位數(shù)譯碼器輸入位數(shù)N和輸出位數(shù)和輸出位數(shù)M的關(guān)系的關(guān)系(b)變量譯碼器的分類：變量譯碼器的分類：根據(jù)輸出位數(shù)不同，根據(jù)輸出位數(shù)不同，可分可分為為 2進(jìn)制譯碼器進(jìn)制譯碼器和和BCD譯碼器譯碼器滿足滿足M=2NN=4， M=10顯示譯碼器：顯示譯碼器：一組二進(jìn)制代碼輸入，輸出多個(gè)有效信號(hào)。一組二進(jìn)制代碼輸入，輸出多個(gè)有效信號(hào)。用于用于LED、LCD顯示的譯碼顯示的譯碼1. 二進(jìn)制譯碼器二進(jìn)制譯碼器(輸入輸入N和輸出和輸出M剛好滿足：剛好滿足：2N=M)常用芯片：常用芯片：74LS139(雙雙2-

23、4線譯碼器線譯碼器) 74LS138(3-8線譯碼器線譯碼器) 74LS154(4線線-16線譯碼器線譯碼器)(1)2-4譯碼器譯碼器邏輯符號(hào)邏輯符號(hào)輸入端：輸入端：A1，A0Y3Y0 輸出端：輸出端：E使能端：使能端：低電平低電平有效有效高電平有效高電平有效邏輯功能邏輯功能功能表功能表(a)使能端：使能端：E=0，譯碼器工作，譯碼器工作，E=1編碼器不工作。編碼器不工作。工作工作不工作不工作(b)輸入輸出關(guān)系：輸入輸出關(guān)系： 每一組輸入只一個(gè)輸出為每一組輸入只一個(gè)輸出為0，輸出為輸出為0表有輸出。表有輸出。 設(shè)設(shè)mi和和Mi是是A1、A0的最小項(xiàng)和最大項(xiàng)，則由真值表知的最小項(xiàng)和最大項(xiàng)，則由真

24、值表知Yi=Mi=mi故變量譯碼器叫故變量譯碼器叫最小項(xiàng)發(fā)生器最小項(xiàng)發(fā)生器功能表功能表(b)輸入輸出關(guān)系：輸入輸出關(guān)系：補(bǔ)充：補(bǔ)充：若把若把E、A1、A0都看作輸入，則都看作輸入，則0000010EmMEMEMEAAEY11011EmMEAAEYiiEmY 于是有于是有該式在該式在P83會(huì)用到會(huì)用到(2)3-8譯碼器譯碼器邏輯符號(hào)邏輯符號(hào)輸入端：輸入端： A0，A1，A2Y0Y7 輸出端：輸出端：E1，E2，E3使能端：使能端：低電平有效低電平有效高電平有效高電平有效低電平有效低電平有效邏輯功能邏輯功能功能表功能表(a)使能端：使能端：只有只有E1=1，E2=E3=0，譯碼器才工作，譯碼器才工

25、作，(b)輸入輸出關(guān)系：輸入輸出關(guān)系： 每一組輸入只一個(gè)輸出為每一組輸入只一個(gè)輸出為0，輸出為輸出為0表有輸出。表有輸出。 設(shè)設(shè)mi和和Mi是是A2A1A0的最小項(xiàng)和最大項(xiàng)，則由真值表知的最小項(xiàng)和最大項(xiàng)，則由真值表知Yi=Mi=mi(b)輸入輸出關(guān)系輸入輸出關(guān)系補(bǔ)充：補(bǔ)充：若把若把E1 E 2 E 3,A2A1A0都看作輸入都看作輸入,則則0321032103210123210mEEEMEEEMEEEAAAEEEYiimEEEY321于是有于是有該式在該式在P83會(huì)用到會(huì)用到132113211mEEEMEEEY(3)譯碼器的擴(kuò)展譯碼器的擴(kuò)展 (2片片3-8譯碼器組成譯碼器組成4-16譯碼器譯碼

26、器) 芯片連接芯片連接邏輯功能分析邏輯功能分析EN=1時(shí)時(shí),和和的的E2=1，兩芯片都不工作兩芯片都不工作EN=0時(shí)時(shí),的的E1=1,E2=0和和的的E2=E3=1，這幾個(gè)引腳滿足使能條件。，這幾個(gè)引腳滿足使能條件。(a) A3A2A1A0=00000111時(shí)：時(shí)：A3=0選中選中, 禁止。禁止。A2A1A0變化時(shí)變化時(shí), 的的Y0Y7輸出唯一的相應(yīng)值。輸出唯一的相應(yīng)值。 (b) A3A2A1A0=10001111時(shí)：時(shí)：A3=1 選中選中, 禁止。禁止。A2A1A0變化時(shí)變化時(shí), 的的Y0Y7輸出唯一的相應(yīng)輸出唯一的相應(yīng)值。值。 (4)譯碼器的應(yīng)用譯碼器的應(yīng)用實(shí)現(xiàn)邏輯函數(shù)；實(shí)現(xiàn)邏輯函數(shù)；(例

27、例4.3.1)存儲(chǔ)器的地址譯碼；存儲(chǔ)器的地址譯碼； (例例4.3.2) 作數(shù)據(jù)分配器或脈沖分配器。作數(shù)據(jù)分配器或脈沖分配器。 (教材教材P83)7 , 6 , 5 , 3 , 2 , 1 ()7 , 4 , 0(21mFmF 解：解：將函數(shù)變量將函數(shù)變量A、B、C作為譯碼器作為譯碼器的輸入，則譯碼器的輸出的輸入，則譯碼器的輸出Y0Y7為為8個(gè)個(gè)最大項(xiàng)：最大項(xiàng)：M0M7。 將這將這8個(gè)輸出組合起來，可得到個(gè)輸出組合起來，可得到3變量的任意邏輯函數(shù)。變量的任意邏輯函數(shù)?！纠纠?.3.1】用用38譯碼器實(shí)現(xiàn)函數(shù)：譯碼器實(shí)現(xiàn)函數(shù)：404027407407407401)7 , 6 , 5 , 3 ,

28、2 , 1 (YYMMmFYYYMMMmmmmmmF)7 , 4 , 0(,1mCBAF）（寫成寫成“ ”更嚴(yán)格更嚴(yán)格說明說明【例【例4.3.2】用一片用一片3-8譯碼器譯碼器74LS138和和門電路門電路設(shè)計(jì)設(shè)計(jì)多地址譯多地址譯碼電路碼電路。電路地址輸入線電路地址輸入線：A7A0，要求要求: 地址碼地址碼=C0HC7H時(shí)時(shí) , 譯碼器譯碼器Y0Y7分別被譯中分別被譯中 (低電平有效低電平有效)。解：解：(1)列輸入輸出關(guān)系表列輸入輸出關(guān)系表由由“地址碼地址碼=C0HC7H時(shí)時(shí) , 譯碼器譯碼器Y0Y7分別被譯中分別被譯中 ”，易，易得得多地址譯碼器的作用參見多地址譯碼器的作用參見 P201

29、內(nèi)容內(nèi)容(2)電路的設(shè)計(jì)電路的設(shè)計(jì)地址碼地址碼A7A6A5A4A3=11000不變，于是不變，于是可由它們可由它們控制控制74LS138的使能端的使能端 。 電路如右。電路如右。 很明顯，只有很明顯，只有 A7A6A5A4A3=11000時(shí)，時(shí)，芯片才工作。芯片才工作。地址碼地址碼A2A1A0在在000111間變化，故它間變化，故它們們與與74LS138的對應(yīng)輸入端相連的對應(yīng)輸入端相連(如圖如圖) 。很明顯：很明顯：A2A1A0在在000111間變化時(shí)，間變化時(shí)，譯譯碼器碼器Y0Y7分別被譯中分別被譯中 。2. 二二-十進(jìn)制譯碼器十進(jìn)制譯碼器(BCD譯碼器譯碼器, 4-10譯碼器譯碼器)以以7

30、4LS42為例為例(1) 邏輯符號(hào)邏輯符號(hào)(2)邏輯功能邏輯功能A3A2A1A0 在在00001001間變化時(shí)，間變化時(shí)，譯碼器譯碼器Y0Y9分別被譯分別被譯中中(低電平有效低電平有效)。 A3A2A1A0 為偽碼為偽碼(10101111)時(shí)，輸出時(shí)，輸出全為全為1。拒絕偽碼拒絕偽碼(非法碼非法碼)功能功能3.顯示譯碼器顯示譯碼器顯示譯碼器：顯示譯碼器：是是組合邏輯電路組合邏輯電路，作用作用是：是： 二進(jìn)制代碼二進(jìn)制代碼數(shù)碼管所需的信號(hào)數(shù)碼管所需的信號(hào)如如BCD碼，碼，ASC碼碼數(shù)碼管：數(shù)碼管：顯示數(shù)字、文字或符號(hào)的器件。顯示數(shù)字、文字或符號(hào)的器件。1)七段顯示數(shù)碼管七段顯示數(shù)碼管這里介紹這里

31、介紹LED(發(fā)光二極管發(fā)光二極管)數(shù)碼管數(shù)碼管(1)什么什么7段段LED數(shù)碼管？數(shù)碼管？123456ABCD654321DCBATitleNumberRevisionSizeBDate:15-Aug-2002Sheet of File:D:數(shù) 電 講 稿 -賈 立 新 徐 海 軍 BEIKE.DDBDrawn By:abfecdg9ab6COM810gdp725314fcdpCOMeda7b6c4d2e1f9g10dp5COM3,8數(shù)碼管外形 及引腳數(shù)碼管內(nèi)部結(jié)構(gòu) 如圖，如圖，由由“af”7段段LED組成組成，控制，控制各段的熄滅，就會(huì)顯示各種符號(hào)各段的熄滅，就會(huì)顯示各種符號(hào)。當(dāng)當(dāng)a、b、d、

32、e、g發(fā)亮，發(fā)亮，c、f熄滅時(shí)，顯示字形熄滅時(shí)，顯示字形22b ba ag ge ed d3a ab bd dc cg g當(dāng)當(dāng)a、b、c、d、g發(fā)亮，發(fā)亮，e、f熄滅時(shí)，顯示字形熄滅時(shí)，顯示字形3例：例：簡稱數(shù)碼管簡稱數(shù)碼管(2) 數(shù)碼管的分類數(shù)碼管的分類共陽極：共陽極：所有所有LED的陽極都接高電平，而陰極接輸入信號(hào)的陽極都接高電平，而陰極接輸入信號(hào)(af)。 共陰極的共陰極的ag，dp是高電平有效是高電平有效共陽極的共陽極的ag，dp是低電平有效是低電平有效共陰極：共陰極：所有所有LED的陰極都接低電平，而陽極接輸入信號(hào)的陰極都接低電平，而陽極接輸入信號(hào)(af)。 (3)數(shù)碼管的引腳數(shù)碼管

33、的引腳7段驅(qū)動(dòng)極段驅(qū)動(dòng)極(af) 、小數(shù)點(diǎn)、小數(shù)點(diǎn)dp 、共陽極、共陽極(或共陰極或共陰極)接譯碼器接譯碼器接專門驅(qū)動(dòng)接專門驅(qū)動(dòng)接電源接電源(或地或地)2) 顯示譯碼器顯示譯碼器(1) 邏輯符號(hào)邏輯符號(hào)LT：試燈輸入；試燈輸入；RBI：紋波熄滅輸入；紋波熄滅輸入；BI/RBO：熄滅輸入熄滅輸入/紋波滅零輸出。紋波滅零輸出。 (以以74LS47為例為例)對于其它類型對于其它類型(74LS48)，輸出可能高電平有效，輸出可能高電平有效8421BCD碼碼七段顯示碼七段顯示碼顯顯示示譯譯碼碼器器abcdfegD3D1D2D0數(shù)碼管數(shù)碼管如譯碼器輸出為低電平有效如譯碼器輸出為低電平有效(74LS46,7

34、4LS47) 共陽極數(shù)碼管；共陽極數(shù)碼管；如譯碼器輸出為高電平有效如譯碼器輸出為高電平有效(74LS48,74LS49) 共陰極數(shù)碼管。共陰極數(shù)碼管。注意譯碼器和數(shù)碼管的注意譯碼器和數(shù)碼管的種類匹配種類匹配注意將譯碼器和數(shù)碼管注意將譯碼器和數(shù)碼管相對應(yīng)的引腳相對應(yīng)的引腳af連接。連接。(2)譯碼器與數(shù)碼管的連接譯碼器與數(shù)碼管的連接bBI/RBO用作輸入用作輸入(a)BI=0時(shí)時(shí) ag=全全1數(shù)碼管全滅數(shù)碼管全滅熄滅輸入熄滅輸入(b) BI=1(或開路或開路)時(shí)時(shí). LT=0，ag=全全0數(shù)碼管全亮數(shù)碼管全亮試燈輸入試燈輸入. LT=1，輸入二進(jìn)制，輸出使數(shù)碼管顯示輸入二進(jìn)制，輸出使數(shù)碼管顯示0

35、9。(3) 邏輯功能邏輯功能BI/RBO用作輸出用作輸出LT=1，RBI=0，D3D0=0000時(shí)時(shí)，RBO=0ag=全全1數(shù)碼管全滅數(shù)碼管全滅波紋滅零輸入波紋滅零輸入注意顯示注意顯示0必須有必須有RBI=1或開路或開路利用利用RBI RBI 和和 RBO RBO 的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制的配合，實(shí)現(xiàn)多位顯示系統(tǒng)的滅零控制例：例：10進(jìn)制輸入為進(jìn)制輸入為000.500，利用該電路可顯示成利用該電路可顯示成0.5。工作原理工作原理: (1)整數(shù)部分整數(shù)部分 最高位：最高位：RBI=0且且D3D0=0000ag=全全1最高位不亮最高位不亮，且，且RBO=0次高位：次高位：RBI=0，仍有

36、，仍有D3D0=0000 ag=全全1次高位不亮次高位不亮 最低位：最低位：RBI=1且且D3D0=0000 af g=001 最低位顯示最低位顯示0例：例：10進(jìn)制輸入為進(jìn)制輸入為000.500，利用該電路可顯示成利用該電路可顯示成0.5。工作原理工作原理: (2)小數(shù)部分小數(shù)部分 最低位：最低位：RBI=0且且D3D0=0000ag=全全1最低位不亮最低位不亮，且，且RBO=0次低位：次低位：RBI=0，仍有，仍有D3D0=0000 ag=全全1次低位不亮次低位不亮 最高位：最高位：RBI=1且且D3D0=0101 最高位顯示最高位顯示5思考：思考： 10進(jìn)制輸入為進(jìn)制輸入為500.505

37、，此時(shí)的，此時(shí)的0是否會(huì)被滅掉呢？是否會(huì)被滅掉呢？4-13.(2)4-14. (2)、(3)4.3.3 數(shù)據(jù)選擇器數(shù)據(jù)選擇器(MUX)數(shù)據(jù)選擇器：數(shù)據(jù)選擇器：能將能將2n個(gè)輸入有選擇地送到個(gè)輸入有選擇地送到1條輸出線。條輸出線。如何選擇由如何選擇由n位地址的取值決定位地址的取值決定n位地址共有位地址共有2n個(gè)取值個(gè)取值單刀多擲開關(guān)單刀多擲開關(guān)常用數(shù)據(jù)選擇器常用數(shù)據(jù)選擇器：74LS157(四四2選選1)、74LS153(雙雙4選選1)、 74LS151(8選選1)、74LS150(16選選1)等。等。1.數(shù)據(jù)選擇器的功能描述數(shù)據(jù)選擇器的功能描述(1)4選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯符號(hào)邏輯符號(hào)邏

38、輯功能邏輯功能功能表功能表(b)輸入輸出關(guān)系：輸入輸出關(guān)系：E=0時(shí)，在時(shí)，在A1、A0的控制下從的控制下從D0D3中選擇一路輸出。中選擇一路輸出。(a)使能端：使能端：E=0，選擇器工作，選擇器工作，E=1選擇器不工作。選擇器不工作。iiiDmDAADAADAADAAY30301201101001TmDDDDAADDDDAAAAAAAAY)()()(321001321001010101iiiDmDAADAADAADAAY30301201101001矩陣形式矩陣形式:(A1A0)m：由最小項(xiàng)組成的行陣由最小項(xiàng)組成的行陣 (D0D1D2D3)T：由由D0、D1、D2、D3組成的列陣的轉(zhuǎn)置。組成的

39、列陣的轉(zhuǎn)置。(2)8選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器邏輯符號(hào)邏輯符號(hào)邏輯功能邏輯功能(b)輸入輸出關(guān)系：輸入輸出關(guān)系：E=0時(shí)，在時(shí)，在A2、 A1、A0的控制下從的控制下從D0D7中選擇一路輸出。中選擇一路輸出。(a)使能端：使能端：E=0，選擇器工作，選擇器工作， E=1選擇器不工作。選擇器不工作。iiiDmY70TmiiiDDDDDDDDAAADmY)()(7654321001270矩陣形式矩陣形式:2.數(shù)據(jù)選擇器的擴(kuò)展數(shù)據(jù)選擇器的擴(kuò)展(1)1片雙片雙4選選1MUX8選選1MUXA2=0：右邊不工作右邊不工作Y2=0Y=Y1；左邊工作，實(shí)現(xiàn)從左邊工作，實(shí)現(xiàn)從D0D3選選1個(gè)輸出。個(gè)輸出。A2=

40、1：左邊不工作左邊不工作Y1=0Y=Y2；右邊工作，實(shí)現(xiàn)從右邊工作，實(shí)現(xiàn)從D4D7選選1個(gè)輸出個(gè)輸出。接線如圖，由圖知：接線如圖，由圖知： Y=Y1+Y2(2) 一般情況，利用譯碼器選通各使能端，實(shí)現(xiàn)選擇器的擴(kuò)展一般情況，利用譯碼器選通各使能端，實(shí)現(xiàn)選擇器的擴(kuò)展例：例：利用利用2片雙片雙4選選1MUX實(shí)現(xiàn)實(shí)現(xiàn)16選選1MUX。(作為課外練習(xí)作為課外練習(xí))3. 數(shù)據(jù)選擇器的應(yīng)用數(shù)據(jù)選擇器的應(yīng)用 實(shí)現(xiàn)多路信號(hào)分時(shí)傳送實(shí)現(xiàn)多路信號(hào)分時(shí)傳送(參見圖參見圖4.3.25)。 實(shí)現(xiàn)組合邏輯函數(shù)。實(shí)現(xiàn)組合邏輯函數(shù)。 在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并串轉(zhuǎn)換。串轉(zhuǎn)換。 產(chǎn)生序列信號(hào)。產(chǎn)生序列信號(hào)。(參見參見P

41、165例例6.5.5和例和例6.5.7) n個(gè)地址個(gè)地址(A0An-1)的的MUX，輸出為，輸出為 210niiiYm D(1)實(shí)現(xiàn)組合邏輯函數(shù)。實(shí)現(xiàn)組合邏輯函數(shù)。n個(gè)變量個(gè)變量(A0An-1)邏輯函數(shù)為邏輯函數(shù)為imY比較兩式比較兩式mi的系數(shù)，就可確定的系數(shù)，就可確定Di的值，從而實(shí)現(xiàn)組合邏輯函數(shù)。的值，從而實(shí)現(xiàn)組合邏輯函數(shù)?！纠纠?.3.3】試用試用8選選1MUX實(shí)現(xiàn)邏輯函數(shù)實(shí)現(xiàn)邏輯函數(shù)。CBABAF解解：(1)畫卡諾圖畫卡諾圖(3)與與 比較，可知比較，可知123457FmmmmmmiiiDmY70(2)寫最小項(xiàng)表達(dá)式寫最小項(xiàng)表達(dá)式D1=D2=D3=D4=D5=D7=1，D0=D6=

42、0【例【例4.3.4】 試用試用4選選1MUX實(shí)現(xiàn)三變量函數(shù)：實(shí)現(xiàn)三變量函數(shù)： ( , ,)F A B CABCABCABCABC分析：分析：4選選1MUX只有只有2個(gè)地址，而這里有個(gè)地址，而這里有3個(gè)變量，怎么辦？個(gè)變量，怎么辦？解解：(1)確定確定MUX的地址輸入的地址輸入：A、B作為地址輸入作為地址輸入 0012012Fm Cm CmCm CmmCm C(2)確定確定4選選1MUX的數(shù)據(jù)輸入。的數(shù)據(jù)輸入。與與 比較，可知比較，可知iiiDmY30D0=1，D1=C，D2=C，D3=0結(jié)論：結(jié)論：個(gè)地址的實(shí)現(xiàn)變量函數(shù)，其中個(gè)地址的實(shí)現(xiàn)變量函數(shù)，其中n個(gè)變個(gè)變量作為地址輸入，量作為地址輸入，

43、 1個(gè)變量作為數(shù)據(jù)輸入。個(gè)變量作為數(shù)據(jù)輸入。解解2：卡諾圖的邏輯對照法。：卡諾圖的邏輯對照法。 (1) 畫出畫出F的的3變量卡諾圖變量卡諾圖(圖圖a)( , ,)F A B CABCABCABCABC (2) 畫出在畫出在A、B變量的各組取值下變量的各組取值下F與與C變量的關(guān)系圖變量的關(guān)系圖(圖圖b)設(shè)設(shè)A1、A0分別接分別接A、B，則對照后有，則對照后有(3)畫出畫出4選選1MUX的卡諾圖的卡諾圖(4)進(jìn)行卡諾圖的邏輯對照進(jìn)行卡諾圖的邏輯對照D0=1，D1=C，D2=C，D3=0(2)在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并行到串行數(shù)據(jù)的轉(zhuǎn)換。在數(shù)據(jù)傳輸時(shí)實(shí)現(xiàn)并行到串行數(shù)據(jù)的轉(zhuǎn)換。并行輸入并行輸入：D0D1D2D

44、3D4D5D6D7=10110101地址地址A2A1A0：按按000、001、010、111依次變化依次變化輸出端輸出端Y：依次輸出依次輸出D0D7的值的值4.3.4數(shù)據(jù)分配器數(shù)據(jù)分配器 (多路分配器，多路分配器，DEMUX) 數(shù)據(jù)分配器：數(shù)據(jù)分配器：它將它將1路輸入按路輸入按n位地址分送到位地址分送到2n個(gè)輸出端上。個(gè)輸出端上。與數(shù)據(jù)選擇器相反與數(shù)據(jù)選擇器相反1. 1-4 DEMUX (1)邏輯符號(hào)邏輯符號(hào)(2)邏輯功能邏輯功能(b)輸入輸出關(guān)系：輸入輸出關(guān)系：E=0時(shí)，在時(shí)，在A1、A0的控制下輸入分配到的控制下輸入分配到Y(jié)0Y4中的一路。中的一路。(a)使能端：使能端：E=0，分配器工作

45、，分配器工作， E=1，分配器不工作。，分配器不工作。mi是是A1A0的最小項(xiàng)。的最小項(xiàng)。iimDY 2.實(shí)際中：分配器常用譯碼器實(shí)現(xiàn)實(shí)際中：分配器常用譯碼器實(shí)現(xiàn)(1)2-4譯碼器譯碼器iiEmY 如如E用作分配器的數(shù)據(jù)輸入端用作分配器的數(shù)據(jù)輸入端D，則，則DEDEiimDY 由由4.3.2節(jié)，知節(jié)，知故故與與1-4分配器表達(dá)式一致，只是注意分配器表達(dá)式一致，只是注意使能端是數(shù)據(jù)輸入端。使能端是數(shù)據(jù)輸入端。D(2)3-8譯碼器譯碼器由由4.3.2節(jié)，知節(jié)，知于是該分配器把于是該分配器把輸入輸入D反相反相后后分配到輸出端分配到輸出端Yi。iimEEEY321iiiDmmEYEEDE13210,如

46、如則則與分配器表達(dá)式基本一致，只是注意與分配器表達(dá)式基本一致，只是注意式中輸入式中輸入D少個(gè)非號(hào)。少個(gè)非號(hào)。D 0 0 思考：思考：如果要求輸入如果要求輸入D不反相，而是直接輸出在不反相，而是直接輸出在Yi，那又怎么辦呢？，那又怎么辦呢？數(shù)據(jù)分配器常與數(shù)據(jù)選擇器聯(lián)用。數(shù)據(jù)分配器常與數(shù)據(jù)選擇器聯(lián)用。2. 分配器分配器 的應(yīng)用：的應(yīng)用：實(shí)現(xiàn)多通道數(shù)據(jù)分時(shí)傳送實(shí)現(xiàn)多通道數(shù)據(jù)分時(shí)傳送兩者地址輸入都同步兩者地址輸入都同步4.3.5數(shù)值比較器數(shù)值比較器數(shù)值比較器：數(shù)值比較器：能比較兩個(gè)能比較兩個(gè)無符號(hào)無符號(hào)2進(jìn)制進(jìn)制數(shù)數(shù)大小的組合邏輯電路。大小的組合邏輯電路。常用的比較器有常用的比較器有74LS85(4位

47、位)和和74LS682(8位位)等等1.數(shù)值比較器的功能描述數(shù)值比較器的功能描述(以以74LS85為例為例) (1)邏輯符號(hào)邏輯符號(hào)(2)邏輯功能邏輯功能輸入輸出關(guān)系：輸入輸出關(guān)系： 如如AB，則只，則只FAB=1； 如如AB，則只，則只FAB、A=B、AB、FAB、AB=1、FAB3,故片故片5 輸出只輸出只FAB=1； 如如A最高最高4位小，則片位小，則片4的的FAB=0、FAB=1,于是片于是片5 的的A3B3,故片故片5 輸出只輸出只FAB=0、FAB=0, 片片5 的的A3=B3,于是片于是片5 比較片比較片3輸出的輸出的較高較高4位結(jié)果位結(jié)果(比較過程同上比較過程同上)。 并聯(lián)擴(kuò)展

48、的優(yōu)點(diǎn)：并聯(lián)擴(kuò)展的優(yōu)點(diǎn)： 延遲時(shí)間短，比較速度快。延遲時(shí)間短，比較速度快。以上圖為例：以上圖為例： 片片14的的比較是并行進(jìn)行的，而片比較是并行進(jìn)行的，而片5比較的是比較的是片片14的的比較結(jié)比較結(jié)果，故果，故并聯(lián)方式并聯(lián)方式只需要只需要兩倍兩倍的比較器的比較器延遲延遲時(shí)間，時(shí)間， 如果采用如果采用串聯(lián)方式串聯(lián)方式時(shí)，則需要時(shí)，則需要四倍四倍的的延遲延遲時(shí)間。時(shí)間。4.3.6加法器加法器1.一位全加器一位全加器復(fù)習(xí)復(fù)習(xí)(例例4.1.2 )2.多位全加器多位全加器由多個(gè)一位全加器組成，按連接方式可分為串行進(jìn)位和超前進(jìn)位加法器。由多個(gè)一位全加器組成，按連接方式可分為串行進(jìn)位和超前進(jìn)位加法器。(1)

49、串行進(jìn)位加法器串行進(jìn)位加法器線路連接：線路連接： 低位的低位的CO和高位的和高位的CI相連相連運(yùn)算特點(diǎn)：運(yùn)算特點(diǎn)：進(jìn)位是由低位向高位逐位進(jìn)位是由低位向高位逐位串行傳遞串行傳遞的的缺點(diǎn)：缺點(diǎn)：慢慢 例：例：n位全加器需要位全加器需要n倍倍的一位全加器的的一位全加器的延遲延遲時(shí)間時(shí)間(2)超前進(jìn)位加法器超前進(jìn)位加法器特點(diǎn)：特點(diǎn)：內(nèi)部進(jìn)位信號(hào)不再逐級(jí)傳遞內(nèi)部進(jìn)位信號(hào)不再逐級(jí)傳遞，而是由加數(shù)、被加數(shù)和，而是由加數(shù)、被加數(shù)和最低位進(jìn)位最低位進(jìn)位直接形成直接形成。邏輯符號(hào)邏輯符號(hào)以以74LS283為例為例優(yōu)點(diǎn)：優(yōu)點(diǎn)：超前進(jìn)位加法器芯片的擴(kuò)展超前進(jìn)位加法器芯片的擴(kuò)展(a)n片片74LS283級(jí)聯(lián)級(jí)聯(lián)4n位全

50、加器位全加器缺點(diǎn)：缺點(diǎn)：片間進(jìn)位仍采用串行進(jìn)位，片數(shù)增加時(shí)會(huì)影響運(yùn)算速度。片間進(jìn)位仍采用串行進(jìn)位，片數(shù)增加時(shí)會(huì)影響運(yùn)算速度。(b)超前進(jìn)位產(chǎn)生器和超前進(jìn)位加法器構(gòu)成的電路超前進(jìn)位產(chǎn)生器和超前進(jìn)位加法器構(gòu)成的電路 特點(diǎn)：特點(diǎn)：片間進(jìn)位也要用超前進(jìn)位片間進(jìn)位也要用超前進(jìn)位(速度快速度快)例：例：74LS182(超前進(jìn)位產(chǎn)生器超前進(jìn)位產(chǎn)生器)和和74LS181(4位超前進(jìn)位加法器位超前進(jìn)位加法器)構(gòu)成的電路。構(gòu)成的電路。該電路只要求了解，有興趣的同學(xué)可通過網(wǎng)絡(luò)查詢其原理及使用。該電路只要求了解，有興趣的同學(xué)可通過網(wǎng)絡(luò)查詢其原理及使用。3.加法器的應(yīng)用加法器的應(yīng)用(1)碼組變換碼組變換(例例4.3.5

51、)(2)加、減運(yùn)算：加、減運(yùn)算：包括二進(jìn)制加減法和包括二進(jìn)制加減法和BCD加減法加減法(例例4.3.6)說明：說明：加法器之所以可以實(shí)現(xiàn)減法運(yùn)算，是因?yàn)闇p法可以轉(zhuǎn)換成加法器之所以可以實(shí)現(xiàn)減法運(yùn)算，是因?yàn)闇p法可以轉(zhuǎn)換成補(bǔ)碼的加法補(bǔ)碼的加法(可參見教材可參見教材8頁頁)。(3)乘法運(yùn)算乘法運(yùn)算(略，有興趣的同學(xué)可通過網(wǎng)絡(luò)查詢相關(guān)資料略，有興趣的同學(xué)可通過網(wǎng)絡(luò)查詢相關(guān)資料)【例【例4.3.5】用用4位全加器位全加器74LS283實(shí)現(xiàn)一位實(shí)現(xiàn)一位余余3碼到碼到8421碼的轉(zhuǎn)換碼的轉(zhuǎn)換。解解：8421BCD碼碼=余余3碼碼-3(即即0011)根據(jù)根據(jù)補(bǔ)碼的引入補(bǔ)碼的引入可知：可知：減去一數(shù)等效于加上該數(shù)

52、相反數(shù)的補(bǔ)碼減去一數(shù)等效于加上該數(shù)相反數(shù)的補(bǔ)碼于是于是 8421BCD碼碼=余余3碼碼+1101這里的等效必須不考慮最高進(jìn)位這里的等效必須不考慮最高進(jìn)位故故4位加法器的位加法器的A3A0接余接余3碼，碼，B3B0接接1101，就能實(shí)現(xiàn)轉(zhuǎn)換。，就能實(shí)現(xiàn)轉(zhuǎn)換。這里減這里減(0011)等效于加等效于加(1101)【例【例4.3.6】試用試用4位全加器位全加器74LS283構(gòu)成構(gòu)成1位位8421BCD碼加法電路碼加法電路。分析：分析：(1)1位位BCD碼對應(yīng)碼對應(yīng)4位位2進(jìn)制，進(jìn)制， 故故1位位BCD碼加法必須采用碼加法必須采用4位全加器。位全加器。 (2) 2個(gè)個(gè)1位位BCD碼輸入到碼輸入到4位全加

53、器中，則全加器把它當(dāng)成位全加器中，則全加器把它當(dāng)成2進(jìn)制進(jìn)制相加。但實(shí)際上相加。但實(shí)際上2進(jìn)制加法和進(jìn)制加法和BCD加法不一致加法不一致(“逢逢16進(jìn)進(jìn)1”和和“逢逢10進(jìn)進(jìn)1”)，所以需要對全加器的結(jié)果進(jìn)行修正。，所以需要對全加器的結(jié)果進(jìn)行修正。 對應(yīng)電路為：對應(yīng)電路為：全加器全加器+修正電路修正電路 (3)修正電路的設(shè)計(jì)：修正電路的設(shè)計(jì)：只要找出只要找出BCD加法和加法和2進(jìn)制加法的不同，進(jìn)制加法的不同，就可以修正。就可以修正。解：解：(1)兩個(gè)兩個(gè)1位十進(jìn)制數(shù)的和的取值范圍為位十進(jìn)制數(shù)的和的取值范圍為019(考慮低位考慮低位10進(jìn)進(jìn)制數(shù)可能會(huì)產(chǎn)生進(jìn)位制數(shù)可能會(huì)產(chǎn)生進(jìn)位)。表表4.3.12

54、列出了列出了10進(jìn)制數(shù)進(jìn)制數(shù)019的的2進(jìn)制數(shù)與進(jìn)制數(shù)與8421BCD碼的對應(yīng)關(guān)系。碼的對應(yīng)關(guān)系。即兩個(gè)即兩個(gè)1位位BCD碼的和的取值范圍為碼的和的取值范圍為019十進(jìn)制數(shù)十進(jìn)制數(shù)019與與2進(jìn)制數(shù)、進(jìn)制數(shù)、8421BCD碼的對應(yīng)關(guān)系碼的對應(yīng)關(guān)系只要找出修正只要找出修正前和和修正后前和和修正后和的關(guān)系，就和的關(guān)系，就可以設(shè)計(jì)出修可以設(shè)計(jì)出修正電路正電路修正后及修正后的修正后及修正后的和的關(guān)系：和的關(guān)系：和和9(D10=0)時(shí)，時(shí)，不需修正。不需修正。和和10(D10=1)時(shí)，時(shí)，需修正：需修正：修正后值修正后值=修正前值修正前值+6(0110) 可見，是否修正可見，是否修正取決于取決于D10的

55、值。其的值。其值表達(dá)式：值表達(dá)式：D10=C4+S3S1+S3S2 (1)先將加數(shù)直接輸入全加器得到修正前的加法結(jié)果先將加數(shù)直接輸入全加器得到修正前的加法結(jié)果C4S3S2S1S0。(2) 判斷判斷D10=C4+S3S1+S3S2的值：的值： 如如D10=0則不修正，則不修正，C4S3S2S1S0即即BCD加法結(jié)果。加法結(jié)果。 如如D10=1則要修正：對則要修正：對C4S3S2S1S0+0110即即BCD加法結(jié)果。加法結(jié)果。 (由于由于D10=1已知，實(shí)際上只需對已知，實(shí)際上只需對S3S2S1S0+0110。)第第1片片74LS283第第2片片74LS283本題的本題的設(shè)計(jì)思想設(shè)計(jì)思想為為:13

56、42310SSCSSD4-23.(3)4-28 1. 概念和分類概念和分類競爭競爭： 信號(hào)經(jīng)由不同的途徑到達(dá)同一會(huì)合點(diǎn)的時(shí)間有先有后信號(hào)經(jīng)由不同的途徑到達(dá)同一會(huì)合點(diǎn)的時(shí)間有先有后冒險(xiǎn)：冒險(xiǎn)：由于競爭而引起電路輸出發(fā)生的瞬間錯(cuò)誤現(xiàn)象。由于競爭而引起電路輸出發(fā)生的瞬間錯(cuò)誤現(xiàn)象。冒險(xiǎn)的分類冒險(xiǎn)的分類這里主要講這里主要講靜態(tài)邏輯冒險(xiǎn)靜態(tài)邏輯冒險(xiǎn)（理想情況）（理想情況）0AAF產(chǎn)生正向毛刺產(chǎn)生正向毛刺(1)邏輯冒險(xiǎn)：邏輯冒險(xiǎn)：1個(gè)輸入量變化所引起的冒險(xiǎn)個(gè)輸入量變化所引起的冒險(xiǎn)例例2：類似于圖類似于圖4.4.2靜態(tài)邏輯冒險(xiǎn)靜態(tài)邏輯冒險(xiǎn): 邏輯冒險(xiǎn)中滿足邏輯冒險(xiǎn)中滿足“輸入變量變化前后的輸入變量變化前后的輸

57、出不變輸出不變”的條的條件件.（理想情況）（理想情況）1AAF有競爭不一定有冒險(xiǎn)有競爭不一定有冒險(xiǎn)產(chǎn)生負(fù)向毛刺產(chǎn)生負(fù)向毛刺例例1：圖圖4.4.1動(dòng)態(tài)邏輯冒險(xiǎn)動(dòng)態(tài)邏輯冒險(xiǎn)(了解了解) 邏輯冒險(xiǎn)中，滿足邏輯冒險(xiǎn)中，滿足“1個(gè)輸入變量變化前后的個(gè)輸入變量變化前后的輸出不同輸出不同”的條件。的條件。 動(dòng)態(tài)冒險(xiǎn)是由靜態(tài)冒險(xiǎn)發(fā)展而來。只要消除了靜態(tài)冒險(xiǎn)，動(dòng)態(tài)冒險(xiǎn)是由靜態(tài)冒險(xiǎn)發(fā)展而來。只要消除了靜態(tài)冒險(xiǎn)，就可防止動(dòng)態(tài)冒險(xiǎn)。就可防止動(dòng)態(tài)冒險(xiǎn)。(參見張端編的參見張端編的數(shù)字電路與邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì)139頁頁)(2)功能冒險(xiǎn)：功能冒險(xiǎn)：在理論上多個(gè)輸入是同時(shí)變化，但實(shí)際上不可在理論上多個(gè)輸入是同時(shí)變化，但實(shí)際上不可能同時(shí)變化而引起的冒險(xiǎn)能同時(shí)變化而引起的冒險(xiǎn) (了解，詳見張端編的了解，詳見張端編的數(shù)字電路與邏輯設(shè)計(jì)數(shù)字電路與邏輯設(shè)計(jì))例例 已知函數(shù)已知函數(shù) 當(dāng)當(dāng)ABC由由100變到變到111時(shí)，時(shí)，BC都發(fā)了變化。都發(fā)了變化。(1)理論上：理論上：BC同時(shí)同時(shí)01，故，故F1。(2)實(shí)際上：實(shí)際上：BC不同時(shí)變，假設(shè)不同時(shí)變，假設(shè)C先變，即先變，即100101111，故