計算機組成原理整理版本

1、計算機組成原理第一次作業(yè)1.給出總線的定義。答：總線是能為多個部件分時共享的一組信息傳送線路。2.硬件和軟件在 邏輯上 是等效的。3.某總線數(shù)據(jù)通路寬度為64位，總線時鐘頻率為133MHz，則該總線的數(shù)據(jù)傳輸率為多少？解：總線的數(shù)據(jù)傳輸率=64*133M/8=1064MB/S4.假設(shè)某計算機的字長為16位，分別寫出定點小數(shù)和定點整數(shù)采用原碼、補碼表示時的典型值。編碼最小負數(shù)最大負數(shù)最小正數(shù)最大正數(shù)定點小數(shù)原碼-(1-2-15) (1.111)-2-15 (1.001)2-15 (0.001)(1-2-15) (0.111)補碼-1(1.000)-2-15 (1.111)2-15 (0.001)

2、(1-2-15) (0.111)定點整數(shù)原碼-(215-1) (1111)-1(1001)1(0001)(215-1) (0111)補碼-215 (1000)-1(1111)1(0001)(215-1) (0111)5.某浮點數(shù)字長32位，其中階碼8位，含一位階符，補碼表示，以2為底；尾數(shù)24位，含一位數(shù)符，補碼表示，規(guī)格化，請給出該浮點數(shù)的典型值及其對應(yīng)的浮點數(shù)代碼。典型值浮點數(shù)代碼真值最小的負數(shù)011,1.00(-1)*()最大的負數(shù)100,1.100(-2-1)*()最小的正數(shù)100,0.100(2-1)*()最大的正數(shù)011,0.111(1-2-23)*()6.浮點數(shù)的符號與 尾數(shù) 的

3、符號一致； 階碼的位數(shù) 影響浮點數(shù)的表示范圍； 尾數(shù)的位數(shù) 影響浮點數(shù)的表示精度。第二次作業(yè)1.指令中為什么使用隱地址方式。答：簡化地址結(jié)構(gòu)。2.簡述堆棧操作的特點，并舉例說明。答：先進后出（或后進先出），例子略。3. 指令字長16位，可含有3、2、1或0個地址，每個地址占4位。請給出一個操作碼擴展方案。 4.RISC和CISC的中文名稱是什么。RISC：精簡指令集系統(tǒng)計算機CISC：復(fù)雜指令集系統(tǒng)計算機5.簡述80%和20%規(guī)律。答：80%的指令是簡單指令，占運行時間的20%；20%的指令是復(fù)雜指令，占運行時間的80%。6.簡化地址結(jié)構(gòu)的基本方法是什么？答：采用隱地址7.如何用通用I/O指令

4、實現(xiàn)對各種具體設(shè)備的控制？答：1）I/O指令中留有擴展余地2）I/O接口中設(shè)置控制/狀態(tài)寄存器8.什么是I/O端口？答：I/O接口中的寄存器9.對I/O設(shè)備的編址方法有哪幾種？請簡要解釋。1）單獨編址：I/O地址空間不占主存空間，可與主存空間重疊。 具體分為編址到寄存器和編址到設(shè)備兩種。n編址到設(shè)備：每個設(shè)備有各自的設(shè)備編碼；I/O指令中給出設(shè)備碼，并指明訪問該設(shè)備的哪個寄存器。n編址到寄存器：為每個寄存器(I/O端口)分配獨立的端口地址；I/O指令中給出端口地址。2）統(tǒng)一編址：為每個寄存器(I/O端口)分配總線地址；訪問外設(shè)時，指令中給出總線地址。I/O端口占據(jù)部分主存空間。10.用堆棧存放

5、返回地址，則轉(zhuǎn)子指令和返回指令都要使用的寄存器是什么？答：堆棧指針SP11.給出先變址后間址、先間址后變址和相對尋址三種尋址方式對有效地址的計算方法。先變址后間址：EA =(R)+D)先間址后變址：EA =(R)+(D)相對尋址：EA =(PC)±D12.各種尋址方式的操作數(shù)放于何處，如何形成操作數(shù)的有效地址。答：除寄存器直接尋址方式操作數(shù)放在寄存器中之外，其它尋址方式操作數(shù)均在主存中。立即尋址：指令中提供操作數(shù)直接尋址：指令直接給出操作數(shù)地址寄存器尋址：指令中給出寄存器號就是有效地址間接尋址：指令中給出間址單元地址碼（操作數(shù)地址的地址），按照該地址訪問主存中的某間址單元，從中取出操

6、作數(shù)的地址寄存器間址：由指令給出寄存器號，所指定的寄存器中存放著操作數(shù)地址。自增型寄存器間址：由指令給出寄存器號，所指定的寄存器中存放著操作數(shù)地址。自減型寄存器間址：指令中給出寄存器號，被指定的寄存器內(nèi)容減1后作為操作數(shù)地址變址尋址：指令給出一個寄存器號和一個地址量，寄存器內(nèi)容與地址量之和為有效地址基址尋址：基址寄存器內(nèi)容與形式地址相加，其和為操作數(shù)有效地址基址加變址：指令給出兩個寄存器號和一個地址量，寄存器內(nèi)容與地址量之和為有效地址相對尋址：指令給出位移量，PC內(nèi)容與位移量之和為有效地址頁面尋址：指令給出位移量，PC的高位部分與位移量拼接，形成有效地址先變址后間址：EA =(R)+D)先間址

7、后變址：EA =(R)+(D)13 尋址方式有效地址操作數(shù)直接尋址100H80H相對尋址2100H165H變址尋址1100H181H寄存器直接尋址R1000H間接尋址80H40H變址間接尋址181H100H寄存器間接尋址1000H256H14.I/O指令的設(shè)置方法有哪幾種？請簡要解釋。答：1）設(shè)置專用I/O指令（顯式I/O指令）：針對單獨編址，用I/O指令訪問I/O端口。2）用傳送指令實現(xiàn)I/O操作（隱式I/O指令）：針對統(tǒng)一編址，用傳送指令訪問I/O端口。不設(shè)專用I/O指令。3）通過I/O處理機進行I/O操作15.轉(zhuǎn)子與中斷最大的區(qū)別在什么地方？答：中斷具有隨機性，而轉(zhuǎn)子沒有。16.子程序中

8、最后一條指令是什么指令？答：返回指令。17.用堆棧存放返回地址，則轉(zhuǎn)子指令和返回指令都要使用的寄存器是什么？答：堆棧指針SP18.CPU內(nèi)部的IR、PSW、PC、MAR、MBR的中文名稱是什么？里面存放的是什么內(nèi)容？答：IR指令寄存器，存放現(xiàn)行指令；PSW程序狀態(tài)字寄存器；反映現(xiàn)行程序狀態(tài)，指示程序工作方式MAR地址寄存器，存放被訪問單元的地址MBR數(shù)據(jù)緩沖寄存器，用來存放CPU與主存之間交換的信息19PSW與控制/狀態(tài)字寄存器的區(qū)別是什么？PSW在CPU中，反映程序運行狀態(tài)，指示程序工作方式；控制/狀態(tài)字在接口中，反映CPU命令和外部設(shè)備狀的狀態(tài)。第三次作業(yè)1.運算器采用單組內(nèi)總線、分立寄存

9、器結(jié)構(gòu)和單組內(nèi)總線、集成寄存器結(jié)構(gòu)時，其輸入端設(shè)置的部件名稱是什么？答：采用單組內(nèi)總線、分立寄存器結(jié)構(gòu)時在輸入端設(shè)置選擇器；采用單組內(nèi)總線、集成寄存器結(jié)構(gòu)時在輸入端設(shè)置暫存器。2.簡述同步控制方式和異步控制方式的定義、特點、優(yōu)缺點和應(yīng)用場合，并說明兩者最核心的區(qū)別是什么？答：同步控制方式：定義：各項操作受統(tǒng)一時序控制。特點：有明顯時序時間劃分，時鐘周期長度固定，各步操作的銜接、各部件之間的數(shù)據(jù)傳送受嚴格同步定時控制。優(yōu)點：時序關(guān)系簡單，時序劃分規(guī)整，控制不復(fù)雜；控制邏輯易于集中，便于管理。缺點：時間安排不合理。應(yīng)用場合：用于CPU內(nèi)部、設(shè)備內(nèi)部、系統(tǒng)總線操作(各掛接部件速度相近，傳送時間確定，

10、傳送距離較近)。異步控制方式：定義：各項操作按不同需要安排時間，不受統(tǒng)一時序控制。特點：無統(tǒng)一時鐘周期劃分，各操作間的銜接和各部件之間的信息交換采用異步應(yīng)答方式。優(yōu)點：時間安排緊湊、合理。缺點：控制復(fù)雜。應(yīng)用場合：用于異步總線操作(各掛接部件速度差異大，傳送時間不確定，傳送距離較遠)。兩者最核心的區(qū)別是：有無統(tǒng)一時序劃分。3.什么是主設(shè)備，什么是從設(shè)備？答：主設(shè)備：申請并掌握總線權(quán)的設(shè)備。從設(shè)備：響應(yīng)主設(shè)備請求的設(shè)備。4.什么是總線周期？答：經(jīng)總線傳送一次數(shù)據(jù)所用的時間(包括送地址、讀/寫)5.控制器的分類答：組合邏輯控制器和微程序控制器。6.主機和外設(shè)的連接方式答：輻射式、總線式和通道式。7

11、直接程序傳送方式中，可以對外設(shè)的狀態(tài)進行了抽象，請簡述三個狀態(tài)及其轉(zhuǎn)換；并指明在何種狀態(tài)下CPU方能與外設(shè)交換數(shù)據(jù)。答：三個狀態(tài)及其轉(zhuǎn)換如圖所示 在結(jié)束狀態(tài)下，CPU方能與外設(shè)交換數(shù)據(jù)。8簡述中斷的定義。答：CPU暫時中止現(xiàn)行程序的執(zhí)行，轉(zhuǎn)去執(zhí)行為某個隨機事態(tài)服務(wù)的中斷處理程序；處理完畢后自動恢復(fù)原程序的執(zhí)行。9.CPU在何時響應(yīng)中斷請求？何時響應(yīng)DMA請求？答：在一條指令結(jié)束時響應(yīng)中斷請求；一個總線周期結(jié)束時響應(yīng)DMA請求。10.中斷的實質(zhì)是什么？答：中斷的實質(zhì)是程序切換。11.簡述中斷與DMA的相同點和區(qū)別。答：DMA與中斷的相同點：能響應(yīng)隨機請求；可并行操作。區(qū)別：中斷用程序?qū)崿F(xiàn)中、低速

12、I/O傳送；能處理復(fù)雜事態(tài)；一條指令結(jié)束時響應(yīng)請求，其實質(zhì)是程序切換；DMA用硬件實現(xiàn)高速、簡單I/O傳送；一個總線周期結(jié)束時響應(yīng)請求，其實質(zhì)是總線權(quán)切換。12.CPU如何實現(xiàn)對中斷的屏蔽和中斷的允許。答：通過送屏蔽字實現(xiàn)對中斷的屏蔽；通過開/關(guān)中斷實現(xiàn)對中斷的允許。13.DMA的中文名稱和定義。答：DMA的中文名稱是直接存儲器存取。定義為：直接依靠硬件實現(xiàn)主存與I/O間的數(shù)據(jù)傳送，傳送期間不需CPU程序干預(yù)。14.進行數(shù)據(jù)傳輸前，CPU發(fā)送的DMA初始化信息有哪些？答：傳送操作類型、主存首址、交換量、外設(shè)尋址信息。第四次作業(yè)1.分別使用原碼一位乘和補碼一位乘，計算+0.1001*-0.111

13、0的值，并給出規(guī)范化的步驟。解：1）原碼一位乘A=00.0000，B=00.1001，C=.1110步驟 條件 操作 A C Cn 00.0000 .1110(1) Cn=0 +0 +00.0000 00.0000 00.0000 0.111(2) Cn=1 +B + 00.1001 00.1001 00.0100 10.11(3) Cn=1 +B + 00.1001 00.1101 00.0110 110.1(4) Cn=1 +B + 00.1001 00.1111 00.0111 1110.故X*Y原=1.011111102）補碼一位乘A=00.0000，B=00.1001，-B=11.0

14、111，C=1.0010步驟 條件 操作 A C CnCn+1 CnCn+1 00.0000 1.00100(1) 00 +0 +00.0000 00.0000 00.0000 01.0010(2) 10 -B + 11.0111 11.0111 11.1011 101.001(3) 01 +B + 00.1001 00.0100 00.0010 0101.00(4) 00 +0 + 00.0000 00.0010 00.0001 00101.0(5) 10 -B + 11.0111 11.1000故X*Y補=1.100000102.請給出溢出的三種判別邏輯，并指明各符號的含義。答：1）溢出=

15、 操作數(shù)的符號位SA和SB結(jié)果符號Sf2）溢出= 符號位進位Cf尾數(shù)最高位進位C3）溢出= 結(jié)果的第一個符號位Sf1結(jié)果的第二個符號位Sf23.第三章練習(xí)題的第2題的(1)、(4)；第3題的(2)、(3)。解：第2題（1）00.110011+00.101101 01.100000故正溢（4）11.001101+11.010011 10.100000負溢第3題X補-Y補=X補+-Y補（2）-Y補=00.10110100.110110+00.101101 01.100011正溢（3）-Y補=11.00110011.100011+11.001100 10.101111負溢4.請敘述原碼不恢復(fù)余數(shù)除法

16、和補碼不恢復(fù)余數(shù)除法的上商規(guī)則。答：原碼不恢復(fù)余數(shù)除法根據(jù)余數(shù)符號判斷上商，為正商1，為負商0；補碼不恢復(fù)余數(shù)除法根據(jù)余數(shù)和除數(shù)的符號判斷上商，同號，商1，異號，商0。5.給出浮點數(shù)加減運算、浮點數(shù)乘法運算和浮點數(shù)除法運算的步驟。答：浮點加減運算步驟：1）檢查能否簡化操作 ；2）對階；3）尾數(shù)加減；4）結(jié)果規(guī)格化。浮點乘法運算步驟：1）檢查操作數(shù)是否為0；2）階碼相加；3）尾數(shù)相乘；4）結(jié)果規(guī)格化。浮點除法運算步驟1）檢查操作數(shù)是否為0；2）被除數(shù)的尾數(shù)AM與除數(shù)的BM尾數(shù)滿足| AM | <| BM |；3）階碼相減；4）尾數(shù)相除；5）結(jié)果不再規(guī)格化。6.浮點數(shù)加減運算中，什么是對階？

17、為什么要對階？如何實現(xiàn)？答：使兩數(shù)階碼相等稱之為對階。因為階碼不同時，小數(shù)點實際位置沒有對齊， 尾數(shù)對應(yīng)權(quán)值不相同，無法直接運算。小階向大階對齊，小階階碼加1，尾數(shù)右移1位，直到兩個數(shù)的階碼相同。7.采用并行進位鏈傳遞進位信號時，請給出進位信號C1、C2、C3和C4的邏輯表達式。答：C1 = G1 + P1C0C2 = G2 + P2G1 + P2P1C0C3 = G3 + P3G2 + P3P2G1 + P3P2P1C0C4 = G4 + P4G3 + P4P3G2 + P4P3P2G1+ P4P3P2P1C08.請使用181和182芯片，設(shè)計一個32位的ALU，要求采用組內(nèi)并行、組間并行的

18、進位鏈傳遞方式。答：第五次作業(yè)1實際計算機的時序控制方式往往以同步方式為基礎(chǔ)，然后進行一些變化，請舉出三個同步方式變化的例子。答：不同指令安排不同時鐘周期數(shù)總線周期中插入延長周期同步方式引入異步應(yīng)答2畫出模型機的數(shù)據(jù)通路結(jié)構(gòu)，并指明各部件的作用。答：選擇器A、B：選擇參加運算的操作數(shù)ALU：完成各種算術(shù)運算和邏輯運算移位器：對ALU運算結(jié)果進行左移、右移、直傳、高低字節(jié)交換操作R0R3通用寄存器：提供運算數(shù)據(jù)、存放運算結(jié)果C暫存器：暫存來自主存的源地址或源數(shù)據(jù)D暫存器：暫存來自主存的目的地址或目的數(shù)IR指令寄存器：存放現(xiàn)行指令PSW程序狀態(tài)字寄存器：反映現(xiàn)行程序狀態(tài)，指示程序工作方式MAR地址

19、寄存器：存放被訪問單元的地址MDR數(shù)據(jù)緩沖寄存器：用來存放CPU與主存之間交換的信息SP堆棧指針：存放堆棧的棧頂?shù)刂?結(jié)合模型機的數(shù)據(jù)通路結(jié)構(gòu)，說明各類信息的傳送路徑。指令信息：MDBIR指令地址：PCAALU移位器內(nèi)總線MAR指令地址加1：PCAALU移位器內(nèi)總線PC C0轉(zhuǎn)移地址（寄存器尋址）：R0A/BALU移位器內(nèi)總線PC轉(zhuǎn)移地址（寄存器間址）：R0A/BALU移位器內(nèi)總線MARABMDBMDRBALU移位器內(nèi)總線PC操作數(shù)地址（寄存器尋址）：R0操作數(shù)地址（寄存器間址）：R0A/BALU移位器內(nèi)總線MAR操作數(shù)地址（變址）：PCAALU移位器內(nèi)總線MARABMDBMDRBALU移位器

20、內(nèi)總線CBALU移位器內(nèi)總線MARPCA數(shù)據(jù)信息（RR）：R0A/BALU移位器內(nèi)總線R1數(shù)據(jù)信息（RM）：R0A/BALU移位器內(nèi)總線MDRDBM數(shù)據(jù)信息（MR）：MDBMDRBALU移位器內(nèi)總線R1數(shù)據(jù)信息（MM）：M（源）DBMDRBALU移位器內(nèi)總線C(計算目的地址) CA/BALU移位器內(nèi)總線MDRDBM數(shù)據(jù)信息（RI/O）：R0A/BALU移位器內(nèi)總線MDRDBI/O數(shù)據(jù)信息（I/OR）：I/ODBMDRBALU移位器內(nèi)總線R1數(shù)據(jù)信息（I/OM）：DMA方式I/ODBM第六次作業(yè)教材P168頁第11題的1、2、3、4、5、10、17、18、19、20，其中第2小題需要擬定指令流程

21、和操作時間表，其它只需要擬定指令流程。解：（1）15MOV (R0),(SP)+FT0:MIR,PC+1PCSTO:SPMARST1:MMDRCST2:SP+1SPDT0:R0MARET0:CMDRET1:MDRMET2:PCMAR(2)MOV (R1)+,X(R0)FT0:MIR, EMAR、R、SIRPC+1PC PCA、輸出A、DM、CPPC、1ST、CPT( )、CPFT( )CPET( )ST0:PCMAR PCA、輸出A、DM、CPMAR、T+1、CPT( )ST1:MMDRC EMAR、R、SMDR、MDRB、輸出B、DM、CPC、T+1、CPT( )ST2:PC+1PC PCA

22、、A+1、DM、CPPC、T+1、CPT( )ST3:R0+CMAR R0A、CB、A+B、DM、CPMAR、T+1、CPT( )ST4:MMDRC EMAR、R、SMDR、MDRB、輸出B、DM、CPC、1DT、CPT( )、CPFT( )CPET( )DT0:R1MAR R1A、輸出A、DM、CPMAR、T+1、CPT( )DT1:R1+1R1 R1A、A+1、DM、CPR1、1ET、CPT( )、CPFT( )CPET( )ET0:CMDR CA、輸出A、DM、CPMDR、T+1、CPT( )ET1:MDRM EMAR、W、T+1、CPT( )ET2:PCMAR PCA、輸出A、DM、C

23、PMAR、1ST、CPT( )、CPFT( )CPET( )(3)MOV R2,(PC)+FT0:MIR,PC+1PCSTO:PCMARST1:MMDRCST2:PC+1PCET0:CR2ET1:PCMAR(4)MOV (SP),(R3)FT0:MIR,PC+1PCST0:R3MARST1:MMDRCDT0:SP-1SP、MARET0:CMDRET1:MDRMET2:PCMAR(5)ADD R1,X(R0)FT0:MIR,PC+1PCST0:PCMARST1:MMDRCST2:PC+1PCST3:R0+CMARST4:MMDRCET0:C+R1R1ET1:PCMAR(10)INC X(PC)F

24、T0:MIR,PC+1PCDTO:PCMARDT1:MMDRDDT2:PC+1PCDT3:PC+DMARDT4:MMDRDET0:D+1MDRET1:MDRMET2;PCMAR(17)JMP R0FT0:MIR,PC+1PCET0:R0PC、MAR(18)JMP X(PC)FT0:MIR,PC+1PCET0:PCMARET1:MMDRCET2:PC+CPC、MAR(19)RST (SP)+FT0:MIR,PC+1PCET0:SPMARET1:SP+1SP ET2:MMDRPC、MAR(20)JSR (R1)FT0: MIR,PC+1PCST0:R1MARST1:MMDRCET0:SP-1SP、

25、MARET1:PCMDRET2:MDRMET3:CPC、MAR2.什么是指令周期。答：從主存中取出一條指令加上執(zhí)行這條指令的時間稱為指令周期。3.按照由大到小的順序給出組合邏輯控制器的三級時序。答：工作周期、時鐘周期、工作脈沖4.組合邏輯控制器有哪些缺點，微程序控制器如何針對這些缺點對其進行了改進？答：組合邏輯控制器的缺點為：設(shè)計不規(guī)整，設(shè)計效率較低；控制器核心結(jié)構(gòu)零亂，不便于檢查和調(diào)試。不易修改與擴展指令系統(tǒng)功能。改進：引入了程序技術(shù)，使設(shè)計規(guī)整；引入了存儲邏輯，使功能易于擴展。5.微程序控制的基本思想是什么？答：若干微命令編制成一條微指令，控制實現(xiàn)一步操作；若干微指令組成一段微程序，解釋執(zhí)

26、行一條機器指令；微程序事先存放在控制存儲器中，執(zhí)行機器指令時再取出。6.簡述控制存儲器存儲的內(nèi)容，以及與主存的區(qū)別。答：控制存儲器中存放微程序。與主存的區(qū)別：控制存儲器在CPU中、而主存不是；控制存儲器是一個ROM，而主存是ROM和RAM控制存儲器容量比主存小控制存儲器字長比主存長控制存儲器速度比主存快7.微指令可分為哪兩部分？各自作用是什么？答：微指令可分為微命令字段（或微操作控制字段)和微地址字段(或順序控制字段)微命令字段：提供一步操作所需的微命令。微地址字段：指明后續(xù)微地址的形成方式,提供微地址的給定部分。8.采用分段直接編譯法時，微命令分組的原則是什么？答：同類操作中互斥的微命令放同

27、一字段。9什么是功能轉(zhuǎn)移？答：根據(jù)機器指令操作碼找到對應(yīng)微程序入口地址的過程稱為功能轉(zhuǎn)移。10.后續(xù)微地址的形成方式有哪些？答：有增量方式和斷定方式兩種。第七次作業(yè)1.試從速度、容量、價格三個角度比較cache、主存、硬盤。答： 按照cache主存硬盤的順序 速度越來越慢、容量越來越大、價格越來越便宜2.說明cache、主存、輔存三者的作用（即其中存放什么信息）。答：Cache：存放CPU在當前一小段時間內(nèi)多次使用的程序和數(shù)據(jù)。主存：主要存放CPU當前使用的程序和數(shù)據(jù)。輔存：存放大量的后備程序和數(shù)據(jù)。3.簡述隨機存取的兩點含義。答：可按地址訪問存儲器中的任一單元；訪問時間與單元地址無關(guān)。4.簡

28、述存取時間和存取周期的定義。答：存取時間：從存儲器收到讀/寫申請命令，到從存儲器取出/寫入信息所需的時間。 存取周期:存儲器作連續(xù)訪問操作過程中一次完整的存取操作所需的全部時間。5.磁帶、主存、硬盤、光盤四種存儲器分屬于隨機存取存儲器、順序存取存儲器、直接存取存儲器中的哪一類？答：主存屬于隨機存取存儲器；磁帶屬于順序存取存儲器；硬盤、光盤屬于直接存取存儲器。6.引入cache的目的是什么？引入虛擬存儲器的目的是什么？答：引入cache的目的是為了提高存儲器的速度，匹配CPU與主存之間的速度差異。引入虛擬存儲器的目的是為了擴大存儲器的容量。第八次作業(yè)1.已知CPU地址總線A15A0（低）。用RO

29、M芯片（4K×4位/片）和RAM芯片（2K×8位/片）組成一個半導(dǎo)體存儲器，按字節(jié)編址。其中ROM區(qū)地址從3000H3FFFH，RAM區(qū)地址從6000H73FFH。請回答下列問題：（1）組成該存儲器需用多少塊ROM芯片和多少塊RAM芯片？（2分）ROM區(qū)：4KB RAM區(qū)：5KB所以需4K×4位/片的ROM芯片2片；需2K×8位/片的RAM芯片3片。（2）各芯片需連入哪幾根地址線？（2分）4K×4位/片的ROM需連A0A11；2K×8位/片的RAM需連A0A10（3）分別寫出各片選信號的邏輯式。（4分）采用全譯碼A12A11A10A9

30、A8A7A6A5A4A3A2A1A000000000000004K×44K×4011111111111110000000000002KB101111111111111000000000001K×41K×41101111111111設(shè)ROM芯片片選為CS0、三片RAM分別為CS1、CS2、CS3則CS0= CS1= CS2= CS3= （4）畫出組成的存儲器邏輯框圖（4分） 2. 設(shè)計一半導(dǎo)體存儲器，其中ROM區(qū)4KB，選用ROM芯片（4K×4位/片）；RAM區(qū)3KB，選用RAM芯片（2KB/片和1K×4位/片）。地址總線A15A0（低

31、），雙向數(shù)據(jù)總線D7D0（低），讀/寫線R/W(1) 組成該存儲器需用多少塊ROM芯片和多少塊RAM芯片？4K×4位/片ROM芯片2片2KB/片RAM芯片1片1K×4位/片RAM芯片2片(2) 各芯片需連入哪幾根地址線？4K×4位/片ROM芯片需連A0A112KB/片RAM芯片需連A0A101K×4位/片RAM芯片需連A0A9(3)給出芯片地址分配和片選邏輯式采用部分譯碼，存儲器共7KB，需要地址線A0A12共13根A12A11A10A9A8A7A6A5A4A3A2A1A000000000000004K×44K×40111111111

32、11110000000000002KB101111111111111000000000001K×41K×41101111111111設(shè)ROM芯片片選為CS0、2KB的RAM和1K×4的RAM片選分別為CS1、CS2CS0= CS1= CS2= (4) 畫出該存儲器邏輯框圖（各芯片信號線的連接及片選邏輯電路，片選低電平有效）。注意：ROM的數(shù)據(jù)端是單向（出），不使用R/W；3.動態(tài)存儲器為什么需要刷新？答：動態(tài)存儲器依靠電容上的電荷存儲信息。平時無電源供電，時間一長電容電荷會泄放，需定期向電容補充電荷，以保持信息不變。4.簡述刷新與重寫的區(qū)別。答： 刷新：非破壞性讀

33、出的動態(tài)M，需補充電荷以保持原來的信息。重寫：破壞性讀出后重寫，以恢復(fù)原來的信息。5.常用的刷新方式有哪些，其中哪種方式最常用，一般如何實現(xiàn)？常用的刷新方式有集中刷新、分散刷新、異步刷新；其中異步刷新最常用，一般用DMA控制器實現(xiàn)。6.P246第10題：若對磁表面存儲器寫入代碼10011，請畫出NRZ-1制、PE制、FM制、M2F制等記錄方式的寫入電流波形。假設(shè)起始電流為負。第九次作業(yè)1.中斷的主要特點是什么？答：中斷的主要特點是隨機性。2.簡述中斷的分類。答：1）根據(jù)處理中斷的繁簡程度分為程序中斷和簡單中斷2）根據(jù)中斷源的性能分為故障中斷和正常中斷3）根據(jù)中斷的進入方式分為自愿中斷和強迫中斷

34、4）根據(jù)中斷源所在的位置分為內(nèi)中斷和外中斷5）根據(jù)中斷源的可屏蔽與否可分為可屏蔽中斷和不可屏蔽中斷。6）根據(jù)獲得服務(wù)程序入口地址的方式可分為向量中斷和非向量中斷。3.什么是中斷向量？中斷向量表？向量地址？向量中斷？答：中斷向量：所有的中斷服務(wù)程序入口地址和狀態(tài)字在一起稱為中斷向量。中斷向量表：存放中斷向量的表。向量地址：訪問向量表的地址（指向中斷向量的首址）向量中斷：將服務(wù)程序入口(中斷向量)組織在中斷向量表中；CPU響應(yīng)時由硬件直接產(chǎn)生相應(yīng)向量地址，按地址查表，取得服務(wù)程序入口，轉(zhuǎn)入相應(yīng)服務(wù)程序。4.簡述中斷響應(yīng)過程。答：發(fā)響應(yīng)信號INTA，進入中斷周期關(guān)中斷，保存斷點及PSW獲得中斷號，轉(zhuǎn)

35、換為向量地址，查向量表取中斷向量，轉(zhuǎn)中斷服務(wù)程序5.簡述中斷處理過程。答：1）單級中斷處理過程：保護現(xiàn)場具體服務(wù)處理恢復(fù)現(xiàn)場開中斷、返回2）多重中斷處理過程：保護現(xiàn)場、屏蔽字送新屏蔽字、開中斷具體服務(wù)處理關(guān)中斷恢復(fù)現(xiàn)場及原屏蔽字開中斷、返回6.某主機連接兩個輸入設(shè)備，兩個輸入設(shè)備（設(shè)備1和設(shè)備2，設(shè)備1的優(yōu)先級比設(shè)備2的優(yōu)先級高）按串行方式工作，并共用一個中斷類型碼。CPU向設(shè)備發(fā)出的命令包括清除、選通、啟動；設(shè)備狀態(tài)可抽象為空閑、忙、完成。試為兩個設(shè)備設(shè)計一個公用的中斷接口，中斷控制邏輯采用8259中斷控制器。（1）畫出該接口寄存器級粗框圖。（2）擬定命令字格式和狀態(tài)字格式（3）為了動態(tài)改變設(shè)備2的優(yōu)先級，初始化時設(shè)備1和設(shè)備2的屏蔽位該分別設(shè)置為0還是1？（0開放，1屏蔽）答：1） 數(shù)據(jù)數(shù)據(jù)DBDBDBDBINTINTAD70AB寄存器選擇電路命令字寄存器狀態(tài)字寄存器數(shù)據(jù)緩沖寄存器1數(shù)據(jù)緩沖寄存器2移位寄存器移位寄存器控制邏輯8259命令狀態(tài)外設(shè)1外設(shè)2IRQ0TRQ7IRQi2）命令字格式清除1選通1啟動1清除2選通2啟動2對應(yīng)位為1命令有效，為0命令無效。狀態(tài)字格式空閑1忙1完成1空閑2忙2完成2對應(yīng)位為1，表示處于對應(yīng)狀態(tài)，為0則沒有處于對應(yīng)狀態(tài)。3）設(shè)備1：1 設(shè)備2：0第