第8章 MOS場效應器件性能與設計(1)

1、半導體器件原理南京大學Chapter 8. CMOS 器件設計與性能參數(shù)一、 CMOS 器件設計1.1 MOSFET的等比例縮小 光刻技術：短溝道導致密度速度和功率的改進離子注入：淺或陡峭的摻雜界面或低摻雜濃度的實現(xiàn)半導體器件原理南京大學（1）恒定場的等比例縮小 當減小橫向尺寸時，等比例縮小器件的徑向尺寸，并等比例減小外加電壓，增加襯底的摻雜濃度，以使短溝道效應得到控制。恒場等比例縮小的基本原則： 將器件工作電壓和器件尺寸包括(橫向和縱向)縮小相同的比例，以保證電場保持不變。半導體器件原理南京大學半導體器件原理南京大學泊松方程的不變：等比例增加摻雜濃度最大耗盡層寬度：等比例縮小所有電容：等比例

2、縮小（正比于面積而反比于厚度）反型層電荷：保持不變速度飽和效應：保持不變（電場不變）addbisiDqNVW)(2恒場等比例縮小規(guī)則：恒場等比例縮小規(guī)則：SiaSiyxqNyExE半導體器件原理南京大學漂移電流： 等比例縮?。▎挝籑OSFET寬度漂移電流不變）單位MOSFET寬度擴散電流：等比例增加EQvQWIiidrift)(kdxdQdxdQqkTdxdQDWIiinindiffu等比例縮小對電路參數(shù)的影響等比例縮小對電路參數(shù)的影響 電路延遲等比例縮小（正比于RC 或CV/I，假設溝道電阻保持不變，而寄生電阻可以忽略或保持不變）半導體器件原理南京大學恒場等比例縮小的最重要結論： 當器件尺寸

3、和工作電壓等比例縮小時，電路速度等比例增加，而單個器件的功耗減小k2倍。閾值電壓閾值電壓：一般認為閾值電壓應等比例縮?。ㄒ蚬ぷ麟妷航档停┑珜韫に?，材料的相關參數(shù)并不變化，因此Vt一般并不縮小。可通過襯底正偏或溝道區(qū)非均勻摻雜來調制閾值電壓。oxbsBasiBfbtCVqNVV)2(22半導體器件原理南京大學(2)常用的等比例縮?。河捎趤嗛撝堤匦缘姆潜壤兓约叭藗儾辉钙x上一代的標準電壓的考慮，工作電壓一般并不等比例的縮小。更通用的是讓電場在橫向與縱向保持相同倍數(shù)的增加以保持原有的電場形狀，因此2D效應，如短溝道效應在等比例縮小時不致加劇。高場會導致對器件穩(wěn)定性的憂慮。半導體器件原理南京大學

4、通用的等比例縮小規(guī)則：通用的等比例縮小規(guī)則：) 1(;1kSizekSizeEE半導體器件原理南京大學半導體器件原理南京大學泊松方程的不變：增加摻雜濃度，避免短溝道效應增強aasiaNkNqNkykkk)()/()/()/()/(2222速度飽和效應：對長溝道器件，載流子速度遠離飽和，增加因子 漂移電流正比于Wqiv，增加因子： 2/k對短溝道器件，載流子速度已飽和，不再變化 漂移電流正比于Wqiv，增加因子： /k半導體器件原理南京大學 電路延遲等比例縮小，比例因子：k 和k（依賴于飽和度） 單個器件的功耗增加2到3泊松方程：對耗盡層而不變，而對反型層可移動電荷則不成立。它是表面勢的指數(shù)函數(shù)

5、，而表面勢并不隨物理尺寸或電壓線性變化。同時并不是所有的邊界條件相應地等比例的變化。（源結的能帶彎曲由并不隨電壓等比例變化的內建勢給出。）半導體器件原理南京大學特例：恒定電壓的等比例縮小特例：恒定電壓的等比例縮小電場的形狀僅當=k才保持恒定電壓的等比例縮小。電場增加k，摻雜濃度增加k2，)()(2kqNVWaddbisiDdmmWLdsbibiteVmV2/)() 1( 8不變oxbsBasiBfbtCVqNVV)2(22半導體器件原理南京大學反型層電荷密度與電子濃度有關（k2）：反型層厚度（Qi/qn(0)）與LD= 均減小k倍。功率密度增加k3（k2），導致熱電子和氧化層的可靠性問題。實際

6、的CMOS的技術演變是恒電壓與恒電場的某種混合。aSiNqKT2)0(2kTnQsii半導體器件原理南京大學(3) 非等比例縮小效應：主要的非等比例因數(shù)：主要的非等比例因數(shù)：熱電壓kT/q和硅的帶隙并不改變。前者導致亞閾值的非等比例變化，使閾值電壓不能如其它參數(shù)一樣等比例縮小。mkTqVoxeffdddsgdsteqkTmLWCVVVI/2)(1(), 0( 因電流與閾值電壓成指數(shù)關系，這使閾值電壓不可能等比例縮小，否則電流會大幅度增加。半導體器件原理南京大學即使閾值電壓保持不變，其關斷電流也將隨物理尺寸的縮小而增加k倍（Cox），限制了閾值電壓的變化范圍.電路延遲隨Vt/Vdd快速增加，限制

7、器件工作電壓最低值。kT/q導致反型層厚度，反型層電荷密度以及相應電流的非等比例變化。Eg導致內建勢, 耗盡層寬度和短溝道效應非等比例縮小。 內建勢和最大表面勢并不隨器件的縮小而顯著的變化，而耗盡層寬度也不如其它線性尺度變化大。這將加劇短溝道效應。半導體器件原理南京大學要補償這一效應，摻雜濃度必須大于等比例縮小效應的要求值。次要的非等比例因數(shù)：次要的非等比例因數(shù)：（1）遷移率隨等比例縮小而下降（電場增加），使電流和電路延遲的改進較預計的小。 高場或高壓改進器件性能（電流增益和延遲）的作用將減弱。（2）穩(wěn)定性與功率：功率密度增加2到3，穩(wěn)定性問題來源于高氧化電場，高溝道效應和更高的電流密度。半導

8、體器件原理南京大學導致電遷移的加劇和柵氧化層更趨于擊穿，影響氧化層的完整性。為克服增加的氧化層電場，氧化層厚度的減小要小于器件尺寸的變化。溝道摻雜濃度必須大于等比例縮小的量，以控制住短溝道效應。 最大的耗盡層寬度必須比柵氧化層厚度減小更多。這又會因引起另外一個非等比例效應，包括亞閾值斜率 和襯底的靈敏度 dVt/dVbs=m-1。dmoxWt31 半導體器件原理南京大學其它非等比例因素：其它非等比例因素：（1）柵和源漏的摻雜濃度，如果非適當?shù)牡缺壤黾?，將導致柵耗盡和源漏串聯(lián)電阻的問題。（2）工藝過程的容許偏差：VLSI技術的發(fā)展要保證工藝過程的容許偏差在溝道長度，氧化層厚度，閾值電壓等參數(shù)的

9、一定百分比以內。)3(2/)(24oxdmtWLdsbibidmoxteVWtV半導體器件原理南京大學1.2 閾值電壓1) 閾值電壓的要求各種閾值電壓的定義各種閾值電壓的定義： s（inv）=2 B，非常廣泛并易被結合進分析求解中，不能直接從CV測量中獲得。線性外推閾值電壓Von，易測量但由于反型層電容效應，使之大于2 B的閾值電壓3kT/q大小。由亞閾值電流決定，對一給定的恒定電流I0（如50nA/）)/()(0LWIVVIsubtgds它能從硬件數(shù)據中獲得特別適合于大批量器件的自動測量。并且能直接計算出關斷電流。但在短溝道器件中存在問題，因為難以知道準確的溝道長度。半導體器件原理南京大學關

10、斷電流要求和最低閾值電壓關斷電流要求和最低閾值電壓低的閾值電壓和高的電流器件，開關速度快。但低的閾值電壓又要受到關斷電流的限制。必須考慮工藝的容許偏差，工作溫度以及偏壓條件的最差情況：即零偏電壓和最高工作溫度，如1000C。對給定的Ioff/W，Vtmin隨尺寸縮小而增加，與電源電壓的相應變化趨勢相反。器件設計因此需要在關斷電流與性能之間取得平衡。2maxmaxmin)(1()()(ln(qkTmLWCVVIIVVIqmkTVoxefftgdsofftgdst半導體器件原理南京大學閾值電壓的容許偏差：閾值電壓的容許偏差：)%10(50)()2/(2 . 0)() 1(8)(7555.)()()

11、(.)()23(min2/22min0minttdmmWLdsbibitttttttVofmVprocessVmWLVeVmSCEVmVtempVprocessVSCEVtempVVCVdm m取1.3 Lmin/mWdm 過小會加劇SCE；過大則增加結電容或增大氧化層電場。半導體器件原理南京大學半導體器件原理南京大學 閾值電壓的優(yōu)化閾值電壓的優(yōu)化閾值電壓和關斷電流難以取得平衡(Vt/Ids)閾值電壓與電源電壓及器件性能之間的矛盾（Vt/Vdd)閾值電壓與耗盡層厚度及體效應系數(shù)之間的矛盾(Vt/Wdm/m)半導體器件原理南京大學2) 非均勻摻雜 閾值電壓和關斷電流一般難以取得平衡，但非均勻溝道

12、摻雜使器件的設計增加了一個自由度，從而滿足兩方面要求:高低臺階摻雜高低臺階摻雜22222)(2)(22ssiasssisdsdsiassissNNqqNWorWqNqNmkTqVoxeffdddsgdsteqkTmLWCVVVI/2)(1(), 0(dWsisdxxxNq0)(半導體器件原理南京大學非均勻的表面摻雜通過高摻雜層的耗盡層電荷，從而減小耗盡層的厚度。半導體器件原理南京大學)2)(2(2)()2)(2(21)()2)(21)(2022ssiasBsisdmoxsassisasBasioxsfbtoxsassisassasioxsfboxsdasssfboxssfbgNNqqNWCxN

13、NqNNqqNCVVCxNNqNNqqNCVCWqNqNVCQVV)()(sdassssissdsiassissWqNqNEQWqNqNE半導體器件原理南京大學耗盡層電容，亞閾值斜率，體效應系數(shù)等與Wdm有關的表達式保持不變。1/1)2)(2 (221)2(002/ 12mCWdVdVCWNNqCqNddVmoxdmSibstoxdmSissiasBoxasiBssg半導體器件原理南京大學oxssiBfbtCEVVdxdE2圖形解釋圖形解釋l均勻摻雜均勻摻雜半導體器件原理南京大學)2)(2 (2)()2)(2 (21202ssiasBssidmoxsassisasBasioxsfbtNNqqN

14、WCxNNqNNqqNCVVl 非均勻摻雜非均勻摻雜: 如xs趨于表面，同時NS較大，可以增加Vt而幾乎不改變W0dm半導體器件原理南京大學半導體器件原理南京大學l高斯分布高斯分布分布：注入劑量DI=（Ns-Na）xs，并以xc=xs/2為中心因為E(X)下的面積以及與Y軸的截距均不變。)22(2)2(212)2)(exp(2)(022sicIBasidmoxIsicIBasioxBfbtcIxqDqNWCqDqDqNCVVxxDxNDI=（Ns-Na）xs高斯分布：半導體器件原理南京大學半導體器件原理南京大學對給定劑量的DI，閾值電壓的大小依賴于注入的位置xc。淺表面注入，xc=0，耗盡層寬

15、度沒有變化，閾值電壓的變化為QDI/COX。類似于硅氧化層的一層界面電荷。襯底靈敏度與亞閾值斜率不變。當xc增加時，最大耗盡層寬度和閾值電壓的偏移均減小。但通過選擇低的背景摻雜濃度使Wdm恢復。以上討論對NsNa的情形同樣成立。（即倒退的溝道摻雜）半導體器件原理南京大學3) 溝道剖面設計半導體器件原理南京大學（1）CMOS設計的考慮工藝限制與系統(tǒng)兼容的要求，需要對電路參數(shù)進行優(yōu)化對一給定的技術水平，并沒有唯一的設計方法，而是給出器件參數(shù)選擇的總體思路。為控制短溝道效應，最大耗盡層寬度Wdm： Lmin/mWdm2亞閾值斜率2.3mkT/q及襯底靈敏度dVt/dVbs=m-1隨m增大而變差，并導

16、致低的飽和電流。m1.5氧化層電場Emax決定最小的氧化層厚度tox半導體器件原理南京大學半導體器件原理南京大學（2）電源電壓與閾值電壓的趨勢閾值電壓低限由關斷電流決定： Vt 0.4V，高限由電路延遲或性能決定：VtVdd/4如Vdd較大， 0.4V VtVdd/4，閾值電壓容易選擇當短溝道尺寸變小電源電壓減小時，就需要在漏電流和器件速度之間選擇。導致Vdd并不隨L成比例縮小，而Vt也不隨Vdd等比例減小。高的Vdd/L使設計空間急劇變小。當Vdd小于2V時，漏電流與器件延遲之間的平衡就非常必要。半導體器件原理南京大學LVmmtVEmWtLmmtLtWddoxddoxdmoxoxoxdm181/3815 . 2/3半導體器件原理南京大學（3）柵功函數(shù)的作用oxdBfbtCQVV2l對閾值電壓有較大的影響，對溝道的分布有主要的作用。l非均勻的高低結的溝道摻雜可以增加Qd和閾值電壓，而不顯著的改變柵的耗盡層寬度。同時導致表面電場的增加，減低了溝道遷移率。l功函數(shù)處于禁帶中央的柵可用來調節(jié)閾值電壓。