數字電路 組合電路

1、第第4章章 組合邏輯電路組合邏輯電路數字電子技術基礎數字電子技術基礎教學課件教學課件組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法4.2組合邏輯電路中的競爭組合邏輯電路中的競爭- -冒險現象冒險現象4.4若干常用的組合邏輯電路若干常用的組合邏輯電路34.3概述概述34.1目錄目錄廣東工業(yè)大學 自動化學院4.1 概述概述廣東工業(yè)大學 自動化學院 根據邏輯功能的不同，可把數字電路分為根據邏輯功能的不同，可把數字電路分為組合邏輯電組合邏輯電路路（Combinational Logic Circuit）和）和 時序邏輯電路時序邏輯電路（Sequential Logic Circuit

2、）兩大類。）兩大類。一、組合邏輯電路的特點一、組合邏輯電路的特點 (P160) 任意時刻任意時刻的輸出的輸出僅僅取決取決于于該時刻的輸入，而該時刻的輸入，而與與電路電路原來原來的狀態(tài)的狀態(tài)無關無關，即即無存儲和記憶功能無存儲和記憶功能。4.1 概述概述廣東工業(yè)大學 自動化學院一、組合邏輯電路的特點一、組合邏輯電路的特點（1 1）電路中不存在輸出端到輸入端的反饋通路。）電路中不存在輸出端到輸入端的反饋通路。 （2 2）電路中不包含存儲單元，一般由門電路組成。）電路中不包含存儲單元，一般由門電路組成。 二、邏輯功能的描述二、邏輯功能的描述組合邏輯組合邏輯電路電路1a2ana1y2ymy 組合邏輯電

3、路的框圖組合邏輯電路的框圖)(AFY 即即：）aa(afy)aa(afy)aa(afynmmnn2121222111廣東工業(yè)大學 自動化學院4.1 概述概述輸入輸入輸出輸出 由框圖可知，輸入與輸出由框圖可知，輸入與輸出之間的邏輯關系可用一組邏之間的邏輯關系可用一組邏輯函數表示：輯函數表示： 第二章所述的各種方法都可用來描述組合電路的邏輯功能。第二章所述的各種方法都可用來描述組合電路的邏輯功能。4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法一、組合邏輯電路的分析方法一、組合邏輯電路的分析方法廣東工業(yè)大學 自動化學院分析思路：分析思路：基本步驟：基本步驟：根據給定邏輯電路

4、，找出輸出輸入間的邏輯關系，根據給定邏輯電路，找出輸出輸入間的邏輯關系，從而確定電路的邏輯功能。從而確定電路的邏輯功能。 根據給定邏輯圖根據給定邏輯圖寫出輸出邏輯式寫出輸出邏輯式（進行化簡或等式變換）（進行化簡或等式變換）列真值表列真值表分析邏輯功能分析邏輯功能分析舉例：分析舉例： 例例 ：廣東工業(yè)大學 自動化學院 分析下圖所示邏輯電路的功能。分析下圖所示邏輯電路的功能。1. 根據邏輯圖寫輸出函數式根據邏輯圖寫輸出函數式2. 等式變換等式變換 )( BAAB)(BA)()( BABAY)()( BABAYBABA BA 3. 確定邏輯功能確定邏輯功能 4.2 組合邏輯電路的分析方法和設計方法組

5、合邏輯電路的分析方法和設計方法)(BABA Y 例例2 2： 分析如下圖所示邏輯電路的功能分析如下圖所示邏輯電路的功能1. 根據邏輯圖寫輸出函數式根據邏輯圖寫輸出函數式)(BACIBAS)(CIBA)(BACIBACO)(2. 列真值表列真值表 BAA B CI CO S0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 13. 確定邏輯功能確定邏輯功能 廣東工業(yè)大學 自動化學院4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法 0 0 0 1 0 1 1 1 0 1

6、 1 0 1 0 0 1通過分析真值表特通過分析真值表特點來說明功能。點來說明功能。 SCO4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法廣東工業(yè)大學 自動化學院二、二、 組合邏輯電路的設計方法組合邏輯電路的設計方法設計思路：設計思路：分析給定邏輯要求，設計出能實現該功能的組合邏輯電路。分析給定邏輯要求，設計出能實現該功能的組合邏輯電路。 基本步驟：基本步驟： 分析設計要求并分析設計要求并列出真值表列出真值表求最簡輸出邏輯式求最簡輸出邏輯式畫邏輯圖。畫邏輯圖。 首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它

7、們的符號與邏輯取值并規(guī)定它們的符號與邏輯取值( (即規(guī)定它們何時取值即規(guī)定它們何時取值 0 ，何時，何時取值取值1) ) 。然后分析輸出變量和輸入變量間的邏輯關系，列出。然后分析輸出變量和輸入變量間的邏輯關系，列出真值表。真值表。-這個過程也稱為邏輯抽象這個過程也稱為邏輯抽象根據真值表用代數法或卡諾圖法求根據真值表用代數法或卡諾圖法求最簡與或式最簡與或式，然后根據，然后根據題中對門電路類型的要求，將最簡與或式變換為與門類型對應題中對門電路類型的要求，將最簡與或式變換為與門類型對應的最簡式。的最簡式。 “最簡最簡”是指電路所用的器件數最少，器件的種類最少，而是指電路所用的器件數最少，器件的種類最

8、少，而且器件之間的連線也最少。且器件之間的連線也最少。 列出真值表列出真值表求最簡輸出邏輯式求最簡輸出邏輯式廣東工業(yè)大學 自動化學院4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法 例例1 1 用用設計一個設計一個A、B、C三人表決電路。當表決某三人表決電路。當表決某個提案時，多數人同意，則提案通過，但個提案時，多數人同意，則提案通過，但A具有否決權具有否決權。解：解：( (1) )分析設計要求，列出真值表分析設計要求，列出真值表設設 A、B、C 同意提案時取值同意提案時取值為為 1，不同意時取值為，不同意時取值為 0；Y 表示表示表決結果，提案通過則取值為表決結果，提

9、案通過則取值為 1，否則取值為否則取值為 0。可得真值表：?？傻谜嬷当恚?11011101001110010100000YCBA輸出輸出輸輸 入入000000001111111111 ( (2) )寫出邏輯函數式寫出邏輯函數式Y=ABC+ABC+ABC =m5+m6+m7 設計舉例：設計舉例：10004.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法廣東工業(yè)大學 自動化學院( (4) )把輸出邏輯式變換為與非把輸出邏輯式變換為與非-與非式與非式( (5) )畫出邏輯電路圖畫出邏輯電路圖Y=AC+AB=（AC+AB）=（AC）（AB）( (3) )化簡輸出函數化簡輸出函數=

10、AC+ABABC0100 0111 10 1 1 1 0 0 0 0 0Y =m5+m6+m7廣東工業(yè)大學 自動化學院4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法 例例2 2 設計一個監(jiān)測信號燈工作狀態(tài)的邏輯電路。每一組設計一個監(jiān)測信號燈工作狀態(tài)的邏輯電路。每一組信號燈由紅、黃、綠三盞燈組成，正常工作時必須且只允信號燈由紅、黃、綠三盞燈組成，正常工作時必須且只允許一盞燈亮；其它情況為發(fā)生故障，要求電路發(fā)出故障信許一盞燈亮；其它情況為發(fā)生故障，要求電路發(fā)出故障信號。號。R A GR A GR A G正常工作狀態(tài)正常工作狀態(tài)R A GR A GR A GR A G故障狀

11、態(tài)故障狀態(tài)R A G廣東工業(yè)大學 自動化學院4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法解：解：( (1) )分析設計要求，列出真值表分析設計要求，列出真值表取紅、黃、綠三盞燈的狀態(tài)為輸入取紅、黃、綠三盞燈的狀態(tài)為輸入變量，分別用變量，分別用R、A、G表示，表示，亮時為亮時為1，不亮時為，不亮時為0。取故障信號為輸出變。取故障信號為輸出變量，以量，以Y表示，正常表示，正常工作時工作時Y為為0，發(fā)，發(fā)生生故障時為故障時為1；可得真值表可得真值表：111011101001110010100000YGAR輸出輸出輸輸 入入100 0 1 ( (2) )寫出寫出輸出函數表達

12、式輸出函數表達式Y=RAG+RAG+RAG+RAG+RAG0 1 0 01 0 0 01111=m0+m3+m5+m6+m7廣東工業(yè)大學 自動化學院4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法( (3) )選用小規(guī)模集成門電路實現選用小規(guī)模集成門電路實現RAG0100 0111 10 1 1 1 1 1 0 0 0( (4) )化簡輸出函數化簡輸出函數Y=RAG+RA+RG+AG( (5) )畫出邏輯電路圖畫出邏輯電路圖方案一：方案一：方案二：方案二：方案三：方案三：(P167)4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法廣東工業(yè)大學 自

13、動化學院例例3 有一大水箱由有一大水箱由Y YS S、Y YL L兩臺水泵兩臺水泵供水，水箱中設置了三個水位檢測元供水，水箱中設置了三個水位檢測元件件A A、B B、C C，如圖所示。水面低于檢，如圖所示。水面低于檢測元件時，檢測元件輸出高電平，水測元件時，檢測元件輸出高電平，水面高于檢測元件時，檢測元件輸出低面高于檢測元件時，檢測元件輸出低電平。現要求水位超過電平?，F要求水位超過C C點時，點時，Y YS S、Y YL L停止工作；水位低于停止工作；水位低于C C點但高于點但高于B B點點時，時，Y YS S單獨工作；水位低于單獨工作；水位低于B B點但高點但高于于A A點時，點時，Y YL

14、 L單獨工作；水位低于單獨工作；水位低于A A點點時，時，Y YS S、Y YL L同時工作。試用門電路設同時工作。試用門電路設計此控制電路，要求電路盡量簡單。計此控制電路，要求電路盡量簡單。 Y YS SY YL LB BA AC C示意圖示意圖4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法廣東工業(yè)大學 自動化學院解：解：( (1) )邏輯抽象，列出真值表邏輯抽象，列出真值表輸入變量輸入變量：水位檢測元件以水位檢測元件以A A、B B、C C表示，水表示，水位位低于低于檢測元件為檢測元件為1 1，高于高于為為0 0。輸出變量輸出變量：水泵以水泵以Y YS S、Y Y

15、L L表示，水泵表示，水泵工作工作為為1 1，不工作不工作為為0 0。Y YS SY YL LB BA AC C示意圖示意圖邏輯真值表邏輯真值表111011101001110010100000YLCBA輸出輸出輸輸 入入YS0001XX10110 1 0 1 0 0 XXXXXX1 0 1 1 1 0 0 0 0 0 0 1 0 1 1 1 1 1 廣東工業(yè)大學 自動化學院( (2) )寫出寫出輸出函數表達式輸出函數表達式YS=ABC+ABCYL=ABC+ABC( (3) )化簡輸出函數化簡輸出函數 ABC0100011110Y YL L ABC0100011110Y YS SBYL CBAY

16、S 1 1 1 1 ( (4) )畫出邏輯電路圖畫出邏輯電路圖 1 A B C & 1 YL YS 4.2 組合邏輯電路的分析方法和設計方法組合邏輯電路的分析方法和設計方法廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多人們?yōu)榻鉀Q實踐上遇到的各種邏輯問題，設計了許多邏輯電路。然而，我們發(fā)現，其中有些邏輯電路經常、大邏輯電路。然而，我們發(fā)現，其中有些邏輯電路經常、大量出現在各種數字系統(tǒng)當中，為了方便使用，各廠家已經量出現在各種數字系統(tǒng)當中，為了方便使用，各廠家已經把這些邏輯電路制造成把這些邏輯電路制造成中規(guī)模中規(guī)模集成集成

17、(MSI)(MSI)的組合邏輯電路產的組合邏輯電路產品。品。 MSIMSI組合部件具有功能強、兼容性好、體積小、功耗組合部件具有功能強、兼容性好、體積小、功耗低、使用靈活等優(yōu)點，因此得到廣泛應用。本節(jié)主要介紹低、使用靈活等優(yōu)點，因此得到廣泛應用。本節(jié)主要介紹幾種典型幾種典型MSIMSI組合邏輯部件的功能及應用。組合邏輯部件的功能及應用。比較常用比較常用MSIMSI組合部件組合部件的有的有編碼器、譯碼器、數據選編碼器、譯碼器、數據選擇器、加法器擇器、加法器和和數值比較器數值比較器等等。等等。4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路廣東工業(yè)大學 自動化學院一、一、 編碼器編碼器編碼編碼

18、 將具有特定含義的信息編成相應二進制將具有特定含義的信息編成相應二進制代碼的過程。代碼的過程。 實現編碼功能的電路實現編碼功能的電路 編碼器編碼器( (即即Encoder) ) 被編被編信號信號 二進制二進制代碼代碼 編碼編碼器器 編碼器編碼器的分類的分類 優(yōu)先編碼器優(yōu)先編碼器 普通編碼器普通編碼器 任何時候只允許一個編碼輸入信任何時候只允許一個編碼輸入信號有效，否則輸出就會發(fā)生混亂。號有效，否則輸出就會發(fā)生混亂。 允許同時輸入兩個以上編碼信號，允許同時輸入兩個以上編碼信號，但當多個輸入信號同時出現時，只但當多個輸入信號同時出現時，只對其中優(yōu)先權最高的信號進行編碼。對其中優(yōu)先權最高的信號進行編

19、碼。4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路廣東工業(yè)大學 自動化學院 普通二進制編碼器普通二進制編碼器二進制編碼二進制編碼器的結構框圖器的結構框圖I0 I1 Yn-1 Y0 Y1 1n2 - -I二進制二進制 編碼器編碼器 2n個個 輸入輸入 n位二進位二進制碼輸出制碼輸出 編碼原則：編碼原則：N位二進制代碼可以表示位二進制代碼可以表示2N個信號，則對個信號，則對M個信號個信號編碼時，應由編碼時，應由2N M來確定位數來確定位數N。例：對例：對101鍵盤編碼時，要采用多少位二進制代碼？鍵盤編碼時，要采用多少位二進制代碼？采用采用7位二進制代碼。因為位二進制代碼。因為27128101

20、廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路編碼器的工作原理（編碼器的工作原理（以以3位二進制位二進制編碼器為例編碼器為例） 邏輯框圖邏輯框圖8 8個個輸輸入入三位二進制碼輸出三位二進制碼輸出輸入輸入-8個信號個信號，輸出輸出-3位二進制代碼，故又稱為位二進制代碼，故又稱為8線線-3線線編碼器編碼器。廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯功能表（編碼表）邏輯功能表（編碼表）設編碼器的輸入為高電平有效。設編碼器的輸入為高電平有效。 輸輸 入入 輸輸 出出I I0I I1I I2I I3I I4I I5I I6I I7Y2

21、Y1Y01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111任何時刻只允許輸入一個編碼請求任何時刻只允許輸入一個編碼請求原碼輸出其它輸入取值組合不允許出現，為無關項。其它輸入取值組合不允許出現，為無關項。表達式、電路圖？廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯表達式邏輯表達式利用無關項來化簡利用無關項來化簡 輸輸 入入 輸輸 出出I I0I I1I I2I I3I I4I I5I I6I I7Y2Y1Y01000000000001

22、00000000100100000010000100000110000100010000000100101000000101100000000111176542IIIIY76321IIIIY75310IIIIY廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯電路圖邏輯電路圖 用三個或門組成用三個或門組成 76542IIIIY76321IIIIY75310IIIIY4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路廣東工業(yè)大學 自動化學院 普通二普通二- -十進制編碼器十進制編碼器二二- -十進制編碼十進制編碼器的結構框圖器的結構框圖I0 I1 Y 3 Y0

23、Y1 9I二進制二進制 編碼器編碼器 10 個個 輸入輸入 4位二進位二進制碼輸出制碼輸出 輸出用輸出用四位二進制數對十個輸入四位二進制數對十個輸入信息進行編碼。即：四位信息進行編碼。即：四位二進制數表示一位十進制數，叫二十進制編碼器。也叫做二進制數表示一位十進制數，叫二十進制編碼器。也叫做1010線線4 4線線編碼器。編碼器。與二進制編碼器的區(qū)別？與二進制編碼器的區(qū)別？廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯功能表（編碼表）邏輯功能表（編碼表）設編碼器的輸入為高電平有效。設編碼器的輸入為高電平有效。 I0 I1 I2 I3 I4 I5 I6 I7 I

24、8 I90 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Y3 Y2 Y1 Y01 0 0 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 0 0 1 0 00 0 0 0 0 0 0 0 1 00 0 0 0 0 0 0 0 0 1輸入輸入輸出輸出輸出輸出000

25、00000表示對表示對I I0 0進行編碼。進行編碼。輸出輸出10011001表示對表示對I I9 9進行編碼。進行編碼。Y3=I I8+I I9Y2=I I4+I I5+I I6+I I7Y1=I I2+I I3+I I6+I I7Y0=I I1+I I3+I I5+I I7+I I9 由編碼表可得：由編碼表可得： 邏輯圖（略）邏輯圖（略） 1 1 1111 110011 101010101 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路廣東工業(yè)大學 自動化學院 普通編碼器在任何時刻只允許一個輸入端請求編碼，否普通編碼器在任何時刻只允許一個輸入端請求編碼，否則輸出發(fā)生混亂。則輸出發(fā)生混

26、亂。實際應用中，經常有兩個或更多輸入編碼實際應用中，經常有兩個或更多輸入編碼信號同時有效。信號同時有效。 能能識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼識別多個編碼請求信號的優(yōu)先級別，并進行相應編碼的邏輯部件稱為的邏輯部件稱為優(yōu)先編碼器優(yōu)先編碼器。 在優(yōu)先編碼器中，允許在優(yōu)先編碼器中，允許同時輸入同時輸入兩個以上的有效編碼請兩個以上的有效編碼請求信號。當幾個輸入信號同時出現時，只對其中優(yōu)先權最求信號。當幾個輸入信號同時出現時，只對其中優(yōu)先權最高的一個進行編碼。優(yōu)先級別的高低由設計者根據輸入信高的一個進行編碼。優(yōu)先級別的高低由設計者根據輸入信號的輕重緩急情況而定。號的輕重緩急情況而定。廣東工

27、業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 8 8線線-3-3線線優(yōu)先優(yōu)先編碼器編碼器設：設：I7優(yōu)先權最高優(yōu)先權最高 I0優(yōu)先權最低優(yōu)先權最低1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入普通編碼器在任何時刻只允普通編碼器在任何時刻只允許一個輸入端請求編碼，否則許一個輸入端請求編碼，否則輸出發(fā)生混亂。輸出發(fā)生混亂。1111xxxxxxx01101xxxxxx101001xx

28、xxx0010001xxxx11000001xxx010000001xx1000000001x00000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入1111xxxxxxx01101xxxxxx101001xxxxx0010001xxxx11000001xxx010000001xx1000000001x00000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸輸 出出輸輸 入入廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 8 8線線-3-3線線優(yōu)先優(yōu)先編碼器編碼器45675676772IIIIIIIIIIY4567IIII

29、234567345676771IIIIIIIIIIIIIIY 12345673456756770IIIIIIIIIIIIIIIIY 24534567IIIIIIII1246346567IIIIIIIIII 由編碼表可得由編碼表可得： 邏輯圖（略）邏輯圖（略）廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路實例：實例：74HC148（8 8線線-3-3線線優(yōu)先優(yōu)先編碼器）編碼器） 內部邏輯電路圖內部邏輯電路圖 （P170圖圖4.3.3） 3個編碼輸出端個編碼輸出端反碼反碼輸出輸出8個信號輸入端個信號輸入端低電平低電平有效有效廣東工業(yè)大學 自動化學院4.3 若干常用的組

30、合邏輯電路若干常用的組合邏輯電路 附加控制電路附加控制電路 選通輸選通輸入信號入信號)(542345671SIIIIIIIIY同同理理，有有：)(45672SISISISIY)(64216435670SIIIIIIIIIIY)(4567SIIII只有在只有在S=0(S=1)S=0(S=1)的條件下，的條件下，編碼器才能編碼器才能正常工作正常工作；而在；而在S S=1(S=0)=1(S=0)時，編碼器處于時，編碼器處于禁止狀態(tài)，所有輸出端均被禁止狀態(tài)，所有輸出端均被封鎖為封鎖為高電平高電平。廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路01234567)(SIIII

31、IIIIYSYS為為0時，表示電路時，表示電路工作，但工作，但無無編碼編碼輸輸入入廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路01234567)()(SSIIIIIIIISYYSEX )(01234567SIIIIIIIIYEX為為0時，表示電路時，表示電路工作，而且工作，而且有有編碼編碼輸輸入入廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路74HC148功能表功能表輸輸 入入輸輸 出出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX1XXXXXXXX11111011111111111010XXXXXXX0000100XXX

32、XXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110S=1，編碼器編碼器不不工作，所有輸出端均工作，所有輸出端均被封鎖在高電平被封鎖在高電平-禁止狀態(tài)禁止狀態(tài)S=0，編碼器工作編碼器工作-工作狀態(tài)工作狀態(tài)廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路74HC148功能表功能表輸輸 入入輸輸 出出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX1XXXXXXXX11111011111111111010XXXXXXX00001

33、00XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110YS為為低低電平電平,表示表示電路工作電路工作，但但無編碼輸入無編碼輸入（全為高電平）（全為高電平）YEX為為低低電平，表示電平，表示有輸入有輸入正在編碼正在編碼廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路74HC148功能表功能表輸輸 入入輸輸 出出SI0I1I2I3I4I5I6I7Y2Y1Y0YSYEX1XXXXXXXX11111011111111111010XX

34、XXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110輸入低電平有效輸入低電平有效優(yōu)先權優(yōu)先權最高最高反碼輸出反碼輸出廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯（圖形）符號邏輯（圖形）符號 0Y1Y2YEXY0I1I2I3I4I5I6I7IsSY74HC148輸入端有輸入端有圓圈圓圈表表明明低電平低電平有效有效輸出端有輸出端有圓圈圓圈表明表明反碼反碼輸出輸出YSYEX狀態(tài)狀態(tài)11不工作不工作0

35、1工作，但工作，但無無輸入輸入10工作，且工作，且有有輸入輸入00不可能出現不可能出現選通輸入端有選通輸入端有圓圈圓圈（低電平低電平有效）有效）廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 二二-十進制（十進制（BCD）優(yōu)先編碼器）優(yōu)先編碼器 -74LS147（自學）（自學） (見見P173) 對組合電路器件的要求對組合電路器件的要求1. 看懂功能表看懂功能表2. 會正確使用控制端會正確使用控制端廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 應用舉例應用舉例 用兩片用兩片74HC148接成的接成的16線線4線線優(yōu)先編碼器優(yōu)先編碼器

36、 ，將，將A0A1516個低電平輸入信號編為（個低電平輸入信號編為（00001111）16個個4位二進制代碼，其中位二進制代碼，其中A15的優(yōu)先權最高的優(yōu)先權最高。4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 第（第（1）片為高優(yōu)先權）片為高優(yōu)先權只有片只有片(1)無編碼輸入時，片無編碼輸入時，片(2)才允許工作才允許工作優(yōu)先權最高廣東工業(yè)大學 自動化學院輸入端：輸入端： 使能端：使能端： 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路第第(1)片片YEX=0時，表示對時，表示對A15A8編碼，編碼，Z3=1 低低3位輸出（位輸出（Z2Z0）應是兩片的輸出的）應是兩片的輸出的“與

37、非與非”編碼輸出的最高位編碼輸出為原碼廣東工業(yè)大學 自動化學院輸出端：輸出端： 4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路二、二、 譯碼器譯碼器譯碼譯碼是是編碼編碼的逆過程。的逆過程。 將表示特定意義信息的二進將表示特定意義信息的二進制代碼翻譯出來。制代碼翻譯出來。 譯碼器譯碼器的分類的分類 數字顯示譯碼器數字顯示譯碼器 二進制譯碼器二進制譯碼器 實現譯碼功能的電路實現譯碼功能的電路 譯碼器譯碼器( (即即 Decoder) ) 二進制二進制代碼代碼 與輸入代與輸入代碼對應的碼對應的特定信息特定信息 譯譯碼碼器器 二二-十進制譯碼器十進制譯碼器 廣東工業(yè)大學 自動化學院4.3 若干常

38、用的組合邏輯電路若干常用的組合邏輯電路 將輸入二進制代碼譯成相應輸出信將輸入二進制代碼譯成相應輸出信號的電路。號的電路。 n 位位二進制二進制代碼代碼 2n 位位譯碼譯碼輸出輸出二進制二進制譯碼器譯碼器 例如：例如：2線線-4 線譯碼器線譯碼器譯碼輸出譯碼輸出100011010001001010000100Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入譯碼輸出譯碼輸出高高電平有效電平有效譯碼輸出譯碼輸出011111101101110110111000Y3Y2Y1Y0A0A1譯碼輸入譯碼輸入0000譯碼輸出譯碼輸出低低電平有效電平有效廣東工業(yè)大學 自動化學院n 個輸個輸入端入端2n個輸個輸出端出端廣東

39、工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 3線線-8線譯碼器線譯碼器用二極管與門陣列組成的用二極管與門陣列組成的3 3線線8 8線譯碼器線譯碼器00120mAAAY 邏輯表達式：邏輯表達式：輸入端輸入端輸出端輸出端701272012210121.mAAAYmAAAYmAAAY二進制譯碼器可以譯出輸入變二進制譯碼器可以譯出輸入變量的全部狀態(tài)，故又稱為變量量的全部狀態(tài)，故又稱為變量譯碼器或譯碼器或最小項譯碼器最小項譯碼器。iimY 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路輸輸 入入輸輸 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1

40、Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000003線線-8線譯碼器的真值表（譯碼表）線譯碼器的真值表（譯碼表）譯碼輸出譯碼輸出高高電平有效電平有效00120mAAAY701272012210121.mAAAYmAAAYmAAAY廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 內部邏輯電路圖內部邏輯電路圖 （P175圖圖4.3.8） 實例：實例：74HC138輸輸出出端端 S-S-為控制端（又稱使能端）為控制端（又稱使能端）輸輸入入端端

41、附加附加控制控制端端 S=1S=1時，譯碼器工作時，譯碼器工作 S=0 S=0時，禁止譯碼，輸出全時，禁止譯碼，輸出全1 1 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 使能端使能端S的邏輯表達式的邏輯表達式 )(321SSS)(321SSS)(321SSS321SSSS負邏輯與負邏輯與非門非門S1負與非負與非=正或非正或非S1S2S3 當當S1=0或或(S2+S3)=1時，時，S=0 當當S1=1且且(S2+S3)=0時，時，S=1 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 輸出邏輯表達式輸出邏輯表達式 00120)(mA

42、AAY 當當S=1時，有：時，有： 10121)(mAAAY )(iimY。 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路74HC138的功能表的功能表輸輸 入入輸輸 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY當當S1=0或或(S2+S3)=1時，時，S=0S=0時，時，譯碼器譯碼器不不

43、工作，所有輸出端工作，所有輸出端均被封鎖在高電平均被封鎖在高電平廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路74HC138的功能表的功能表輸輸 入入輸輸 出出S1A2A1A00XXXX11111111X1XXX111111111000011111110100011111110110010111110111001111110111101001110111110101110111111011010111111101110111111132SS 01234567YYYYYYYY當當S1=1而且而且(S2+S3)=0時，時，S=1譯碼器工作譯碼器工作 譯碼輸出譯碼輸出低

44、低電平有效電平有效廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯（圖形）符號邏輯（圖形）符號 74HC138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1 3 位位二二進制碼進制碼輸入端輸入端 使能使能輸輸入端入端圓圈表明輸入圓圈表明輸入低低電平有效電平有效8 8個個譯碼輸出端譯碼輸出端圓圈表明圓圈表明低電平低電平有效有效無圓圈表明輸入無圓圈表明輸入高高電平有效電平有效 實物圖片實物圖片廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 應用舉例應用舉例 例例1：試用兩片試用兩片3線線8線譯碼器線譯碼器74HC138組成組

45、成4線線16線線譯碼器，將輸入的譯碼器，將輸入的4位二進制代碼位二進制代碼D3D2D1D0譯譯成成16個獨立的低電平信號個獨立的低電平信號Z0Z15。因為因為74HC138只有三個輸入端，所以將控制端作為只有三個輸入端，所以將控制端作為最高位最高位D3的輸入端，的輸入端，D3=0時，片時，片（1）工作，工作，D3=1時，時，片片（2）工作。工作。 分析分析 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路例例2： 用用74138組成脈組成脈沖信號變換電路沖信號變換電路 A0A1A2CBA74138+5VES1S3S2Y1Y0Y2Y3Y5Y6Y7Y4 應用舉例應用舉例

46、 A B C E 分析分析 當當 E=“0”（低電平）時，（低電平）時，74138工作；工作；當當 E=“1”（高電平）時（高電平）時，74138不工作。不工作。 當當 CBA=“000”時，時，Y0=0，其他輸，其他輸出端為出端為“1”。 當當 CBA=“001”時，時，Y1=0，其他輸，其他輸出端為出端為“1”。.以此類推以此類推A0A1A2CBA74138+5VES1S3S2Y1Y0Y2Y3Y5Y6Y7Y4廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路例例2： 用用74138組成組成脈沖信號變換電路脈沖信號變換電路 應用舉例應用舉例 A B C E Y0 Y

47、1 Y7 Y5 Y2 Y6 Y4 Y3 輸出端產生輸出端產生脈沖信號脈沖信號廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 將將 BCD 碼的十組代碼譯成碼的十組代碼譯成 0 9 十個對應輸十個對應輸出信號的電路，又稱出信號的電路，又稱 4 線線 10 線線譯碼器。譯碼器。實例：實例：74HC42 內部邏輯電路圖內部邏輯電路圖 （P178圖圖4.3.11） 與與74138區(qū)別？區(qū)別？4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯（圖形）符號邏輯（圖形）符號 Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3 8421BCD 碼輸入端，

48、碼輸入端，從高位到低位依次為從高位到低位依次為 A3、A2、A1 和和 A0 。廣東工業(yè)大學 自動化學院 10 個譯碼輸出端，個譯碼輸出端，低電平低電平有效有效廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路4 線線- -10 線譯碼器線譯碼器 74HC42 真值表真值表111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽偽碼碼01111111111001910111111110001811011111111110711101111110110611

49、1101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸輸 出出輸輸 入入十進十進制數制數00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽偽碼碼01 對于對于BCD代碼以外的偽碼（代碼以外的偽碼（10

50、101111這這6個代碼）個代碼）Y0 Y9 均無低電平信號產生，譯碼器拒絕均無低電平信號產生，譯碼器拒絕“翻譯翻譯”。 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 在數字系統(tǒng)中，常常需要將譯碼輸出顯示成十進制數字或在數字系統(tǒng)中，常常需要將譯碼輸出顯示成十進制數字或其它符號。因此，希望譯碼器能直接驅動數字顯示器，或者能其它符號。因此，希望譯碼器能直接驅動數字顯示器，或者能同顯示器配合使用，這種類型的譯碼器稱為同顯示器配合使用，這種類型的譯碼器稱為顯示譯碼器顯示譯碼器。 脈脈沖沖信信號號 計計數數器器 譯譯碼碼器器 驅驅動動器器 顯顯示示器器 KHz 廣東工業(yè)大

51、學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 數碼顯示器簡介數碼顯示器簡介數字設備中用得較多的為七段數碼顯示器，又稱數數字設備中用得較多的為七段數碼顯示器，又稱數碼管。常用的有半導體數碼顯示器碼管。常用的有半導體數碼顯示器( (LED) )和液晶顯示器和液晶顯示器( (LCD) )等。它們由七段可發(fā)光的字段組合而成。等。它們由七段可發(fā)光的字段組合而成。 （1）七段半導體數碼七段半導體數碼顯示器顯示器( (LED) ) abcdefgDPag fCOMbce dCOMDPabcdefgDP發(fā)光字段，由管腳發(fā)光字段，由管腳 a g 電平控制是否發(fā)光。電平控制是否發(fā)光。小數點，

52、需要時才點亮。小數點，需要時才點亮。顯示的數字形式顯示的數字形式廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路共陽接法共陽接法 共陰接法共陰接法 半導體數碼顯示器內部接法半導體數碼顯示器內部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5 V a g 和和 DP 為低電平為低電平時才能點亮相應發(fā)光段。時才能點亮相應發(fā)光段。 a g 和和 DP 為高電平為高電平時才能點亮相應發(fā)光段。時才能點亮相應發(fā)光段。共陽接法數碼顯示器需要配共陽接法數碼顯示器需要配用輸出用輸出低電平低電平有效的譯碼器。有效的譯碼器。 共陰接法數碼顯示器需要配共陰接法數碼

53、顯示器需要配用輸出用輸出高電平高電平有效的譯碼器。有效的譯碼器。共陽極共陽極共陰極共陰極主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠主要優(yōu)點：字形清晰、工作電壓低、體積小、可靠 性高、響應速度快、壽命長和亮度高等。性高、響應速度快、壽命長和亮度高等。 主要缺點：工作電流大，每字段工作電流約主要缺點：工作電流大，每字段工作電流約 10 mA 。 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路即液態(tài)晶體即液態(tài)晶體 （2） 液晶液晶顯示器顯示器( (LCD) ) ( (見見P180) )點亮七段液晶數碼管的方法與半導體數碼管類似。點亮七段液晶數碼管的方法與半導體數碼管類

54、似。 主要優(yōu)點：工作電壓低，功耗極小。主要優(yōu)點：工作電壓低，功耗極小。 主要缺點：顯示欠清晰，響應速度慢。主要缺點：顯示欠清晰，響應速度慢。 液晶顯示原理：無外加電場作用時，液晶分子排液晶顯示原理：無外加電場作用時，液晶分子排列整齊，入射的光線絕大部分被反射回來，液晶呈透列整齊，入射的光線絕大部分被反射回來，液晶呈透明狀態(tài)，不顯示數字；當在明狀態(tài)，不顯示數字；當在相應字段的電極上加電壓相應字段的電極上加電壓時，液晶中的導電正離子作定向運動，在運動過程中時，液晶中的導電正離子作定向運動，在運動過程中不斷撞擊液晶分子，不斷撞擊液晶分子，破壞了液晶分子的整齊排列，液破壞了液晶分子的整齊排列，液晶對入

55、射光產生散射而變成了暗灰色，于是顯示出相晶對入射光產生散射而變成了暗灰色，于是顯示出相應的數字。應的數字。當外加電壓斷開后，液晶分子又將恢復到當外加電壓斷開后，液晶分子又將恢復到整齊排列狀態(tài)，字形隨之消失。整齊排列狀態(tài)，字形隨之消失。 廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 BCD-七段顯示譯碼器七段顯示譯碼器 七段顯示譯碼器是用來驅動七段數碼管的專用譯碼器，它七段顯示譯碼器是用來驅動七段數碼管的專用譯碼器，它有有四個輸入端四個輸入端，輸入的是，輸入的是BCD代碼，代碼，輸出端有七

56、個輸出端有七個，分別為，分別為驅動驅動LED數碼管的數碼管的a、b、c、d、e、f、g信號。信號。顯顯示示譯譯碼碼器器廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路例：例：8421BCD8421BCD七段顯示譯碼器七段顯示譯碼器 輸出輸出“0”表示表示LED段段亮亮，輸出輸出“1”表示表示LED段段滅。滅。D DC CB BA Aa ab bc cd de ef fg g顯示顯示0 00 00 00 00 00 00 00 00 00 01 10 00 00 00 01 11 10 00 01 11 11 11 11 10 00 01 10 00 00 01 10

57、 00 01 10 02 20 00 01 11 10 00 00 00 01 11 10 03 30 01 10 00 01 10 00 01 11 10 00 04 40 01 10 01 10 01 10 00 01 10 00 05 50 01 11 10 00 01 10 00 00 00 00 06 60 01 11 11 10 00 00 01 11 11 11 17 71 10 00 00 00 00 00 00 00 00 00 08 81 10 00 01 10 00 00 00 01 10 00 09 9 DCBA表示譯碼器輸表示譯碼器輸入的入的BCD代碼代碼。 a g

58、表示輸出的二表示輸出的二進制代碼。進制代碼。adbcefdcefgbcadbegadbcgbcfgadcfgabcfgabcadbcefg廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路實例：實例：7448 內部邏輯電路圖內部邏輯電路圖 （P184圖圖4.3.16） 廣東工業(yè)大學 自動化學院十十A3A2A1A0a ab bc cd de ef fg g顯示顯示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X011010011111

59、71X01111111000081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111LTRBIRBOBI /agbcefd8421BCD碼禁止碼廣東工業(yè)大學 自動化學院4.3 若干常用的組合邏輯電路若干常用的組合邏輯電路 邏輯（圖形）符號邏輯（圖形）符號 LTRBIRBOBI /3A2A1A0A7448abcdefg

60、aYbYcYeYfYgYdY BCD碼輸碼輸入端入端譯碼驅動輸譯碼驅動輸出端，出端，高高電電平有效。適平有效。適用于驅動用于驅動共共陰型陰型LED管管 附加控制端附加控制端 燈測試輸入（燈測試輸入（LTLT）端）端，低電平低電平有效有效 滅滅“0”“0”輸入（輸入（RBIRBI) )端端，低電平低電平有效有效 滅燈輸入滅燈輸入/ /滅滅“0”“0”輸出（輸出（BIBI/RBO/RBO）端）端，低電平低電平有效有效 附加附加控制控制端端 將滅將滅“0”“0”輸入與滅輸入與滅“0”“0”輸出配合使用，可實現多輸出配合使用，可實現多位數碼顯示系統(tǒng)的滅位數碼顯示系統(tǒng)的滅“0”“0”控制，見控制，見P1