集成電路制造工藝流程

1、半導(dǎo)體制造工藝流程半導(dǎo)體相關(guān)知識半導(dǎo)體相關(guān)知識 本征材料：純硅 9-10個9 250000.cm N型硅： 摻入V族元素-磷P、砷As、銻Sb P型硅： 摻入 III族元素鎵Ga、硼B(yǎng) PN結(jié)：NP-+半導(dǎo)體元件制造過程可分為半導(dǎo)體元件制造過程可分為 前段（前段（Front End）制程）制程 晶圓處理制程（晶圓處理制程（Wafer Fabrication；簡稱；簡稱 Wafer Fab）、）、 晶圓針測制程（晶圓針測制程（Wafer Probe）；）； 後段（後段（Back End） 構(gòu)裝（構(gòu)裝（Packaging）、）、測試制程（測試制程（Initial Test and Final Te

2、st）一、晶圓處理制程一、晶圓處理制程 晶圓處理制程之主要工作為在矽晶圓上制作電路與電子元件（如電晶體、電容體、邏輯閘等），為上述各制程中所需技術(shù)最復(fù)雜且資金投入最多的過程 ，以微處理器（Microprocessor）為例，其所需處理步驟可達(dá)數(shù)百道，而其所需加工機臺先進(jìn)且昂貴，動輒數(shù)千萬一臺，其所需制造環(huán)境為為一溫度、濕度與 含塵（Particle）均需控制的無塵室（Clean-Room），雖然詳細(xì)的處理程序是隨著產(chǎn)品種類與所使用的技術(shù)有關(guān)；不過其基本處理步驟通常是晶圓先經(jīng)過適 當(dāng)?shù)那逑矗–leaning）之後，接著進(jìn)行氧化（Oxidation）及沈積，最後進(jìn)行微影、蝕刻及離子植入等反覆步驟，

3、以完成晶圓上電路的加工與制作。二、晶圓針測制程二、晶圓針測制程 經(jīng)過Wafer Fab之制程後，晶圓上即形成一格格的小格 ，我們稱之為晶方或是晶粒（Die），在一般情形下，同一片晶圓上皆制作相同的晶片，但是也有可能在同一片晶圓 上制作不同規(guī)格的產(chǎn)品；這些晶圓必須通過晶片允收測試，晶粒將會一一經(jīng)過針測（Probe）儀器以測試其電氣特性， 而不合格的的晶粒將會被標(biāo)上記號（Ink Dot），此程序即 稱之為晶圓針測制程（Wafer Probe）。然後晶圓將依晶粒 為單位分割成一粒粒獨立的晶粒 三、三、IC構(gòu)裝制程構(gòu)裝制程 IC構(gòu)裝製程（Packaging）：利用塑膠或陶瓷包裝晶粒與配線以成積體電路

4、目的：是為了製造出所生產(chǎn)的電路的保護層，避免電路受到機械性刮傷或是高溫破壞。半導(dǎo)體制造工藝分類PMOS型雙極型MOS型CMOS型NMOS型BiMOS飽和型非飽和型TTLI2LECL/CML半導(dǎo)體制造工藝分類 一 雙極型IC的基本制造工藝： A 在元器件間要做電隔離區(qū)（PN結(jié)隔離、全介質(zhì)隔離及PN結(jié)介質(zhì)混合隔離） ECL（不摻金） （非飽和型） 、TTL/DTL （飽和型） 、STTL （飽和型） B 在元器件間自然隔離 I2L（飽和型）半導(dǎo)體制造工藝分類 二 MOSIC的基本制造工藝： 根據(jù)柵工藝分類 A 鋁柵工藝 B 硅 柵工藝 其他分類1 、（根據(jù)溝道） PMOS、NMOS、CMOS2 、

5、（根據(jù)負(fù)載元件）E/R、E/E、E/D 半導(dǎo)體制造工藝分類 三 Bi-CMOS工藝： A 以CMOS工藝為基礎(chǔ) P阱 N阱 B 以雙極型工藝為基礎(chǔ)雙極型集成電路和MOS集成電路優(yōu)缺點雙極型集成電路中等速度、驅(qū)動能力強、模擬精度高、功耗比較大CMOS集成電路低的靜態(tài)功耗、寬的電源電壓范圍、寬的輸出電壓幅度（無閾值損失），具有高速度、高密度潛力；可與TTL電路兼容。電流驅(qū)動能力低半導(dǎo)體制造環(huán)境要求 主要污染源：微塵顆粒、中金屬離子、有機物殘留物和鈉離子等輕金屬例子。 超凈間：潔凈等級主要由 微塵顆粒數(shù)/m3 0.1um 0.2um 0.3um 0.5um 5.0umI級 35 7.5 3 1 NA

6、10 級 350 75 30 10 NA100級 NA 750 300 100 NA1000級 NA NA NA 1000 7半導(dǎo)體元件制造過程半導(dǎo)體元件制造過程前段（前段（Front End）制程）制程-前工序 晶圓處理制程（晶圓處理制程（Wafer Fabrication；簡稱簡稱 Wafer Fab）典型的PN結(jié)隔離的摻金TTL電路工藝流程一次氧化襯底制備隱埋層擴散外延淀積熱氧化隔離光刻隔離擴散再氧化基區(qū)擴散再分布及氧化發(fā)射區(qū)光刻背面摻金發(fā)射區(qū)擴散反刻鋁接觸孔光刻鋁淀積隱埋層光刻基區(qū)光刻再分布及氧化鋁合金淀積鈍化層中測壓焊塊光刻橫向晶體管刨面圖CBENPPNPP+P+PP縱向晶體管刨面圖

7、CBENPCBENPN+p+NPNPNPNPN晶體管刨面圖ALSiO2BPP+P-SUBN+ECN+-BLN-epiP+1.襯底選擇P型Si 10.cm 111晶向,偏離2O5O晶圓（晶片） 晶圓（晶片）的生產(chǎn)由砂即（二氧化硅）開始，經(jīng)由電弧爐的提煉還原成 冶煉級的硅，再經(jīng)由鹽酸氯化，產(chǎn)生三氯化硅，經(jīng)蒸餾純化后，透過慢速分 解過程，制成棒狀或粒狀的多晶硅。一般晶圓制造廠，將多晶硅融解 后，再利用硅晶種慢慢拉出單晶硅晶棒。一支85公分長，重76.6公斤的 8寸 硅晶棒，約需 2天半時間長成。經(jīng)研磨、拋光、切片后，即成半導(dǎo)體之原料 晶圓片第一次光刻N+埋層擴散孔 1。減小集電極串聯(lián)電阻 2。減小寄

8、生PNP管的影響SiO2P-SUBN+-BL要求：1。 雜質(zhì)濃度大2。高溫時在Si中的擴散系數(shù)小，以減小上推3。 與襯底晶格匹配好，以減小應(yīng)力涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜-清洗N+擴散(P)外延層淀積1。VPE（Vaporous phase epitaxy) 氣相外延生長硅SiCl4+H2Si+HCl2。氧化TepiXjc+Xmc+TBL-up+tepi-oxSiO2N+-BLP-SUBN-epiN+-BL第二次光刻P+隔離擴散孔 在襯底上形成孤立的外延層島,實現(xiàn)元件的隔離.SiO2N+-BLP-SUBN-epiN+-BLN-epiP+P+P+涂膠烘烤-掩膜（曝光）-顯影-堅

9、膜蝕刻清洗去膜-清洗P+擴散(B)第三次光刻P型基區(qū)擴散孔決定NPN管的基區(qū)擴散位置范圍SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PP去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗基區(qū)擴散(B)第四次光刻N+發(fā)射區(qū)擴散孔 集電極和N型電阻的接觸孔,以及外延層的反偏孔。 AlN-Si 歐姆接觸：ND1019cm-3，SiO2N+-BLP-SUBN-epiN+-BLP+P+P+PPN+去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗擴散第五次光刻引線接觸孔 SiO2N+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO

10、2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗第六次光刻金屬化內(nèi)連線：反刻鋁 SiO2ALN+N+-BLP-SUBN-epiN+-BLP+P+P+PPN-epi去SiO2氧化-涂膠烘烤-掩膜（曝光）-顯影-堅膜蝕刻清洗去膜清洗蒸鋁CMOS工藝集成電路CMOS集成電路工藝-以P阱硅柵CMOS為例 1。光刻I-阱區(qū)光刻，刻出阱區(qū)注入孔 N-SiN-SiSiO2CMOS集成電路工藝-以P阱硅柵CMOS為例 2。阱區(qū)注入及推進(jìn)，形成阱區(qū)N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例 3。去除SiO2，長薄氧，長Si3N4N-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMO

11、S為例 4。光II-有源區(qū)光刻N-SiP-Si3N4CMOS集成電路工藝-以P阱硅柵CMOS為例 5。光III-N管場區(qū)光刻，N管場區(qū)注入，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。光刻膠N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例 6。光III-N管場區(qū)光刻，刻出N管場區(qū)注入孔； N管場區(qū)注入。N-SiP-CMOS集成電路工藝-以P阱硅柵CMOS為例 7。光-p管場區(qū)光刻，p管場區(qū)注入， 調(diào)節(jié)PMOS管的開啟電壓，生長多晶硅。N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例 8。光-多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅N-SiP-CMOS集成電路工藝-以P阱

12、硅柵CMOS為例 9。光I-P+區(qū)光刻，P+區(qū)注入。形成PMOS管的源、漏區(qū)及P+保護環(huán)。N-SiP-B+CMOS集成電路工藝-以P阱硅柵CMOS為例 10。光-N管場區(qū)光刻，N管場區(qū)注入，形成NMOS的源、漏區(qū)及N+保護環(huán)。光刻膠N-SiP-AsCMOS集成電路工藝-以P阱硅柵CMOS為例 11。長PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例 12。光刻-引線孔光刻。PSGN-SiP+P-P+N+N+CMOS集成電路工藝-以P阱硅柵CMOS為例 13。光刻-引線孔光刻（反刻AL）。PSGN-SiP+P-P+N+ N+VDDINOUTPNS

13、DDS集成電路中電阻1ALSiO2R+PP+P-SUBN+R-VCCN+-BLN-epiP+基區(qū)擴散電阻集成電路中電阻2SiO2RN+P+P-SUBRN+-BLN-epiP+發(fā)射區(qū)擴散電阻集成電路中電阻3基區(qū)溝道電阻SiO2RN+P+P-SUBRN+-BLN-epiP+P集成電路中電阻4外延層電阻SiO2RP+P-SUBRN-epiP+PN+集成電路中電阻5MOS中多晶硅電阻SiO2Si多晶硅氧化層其它：MOS管電阻集成電路中電容1SiO2A-P+P-SUBB+N+-BLN+EP+NP+-IA-B+Cjs發(fā)射區(qū)擴散層隔離層隱埋層擴散層PN電容集成電路中電容2MOS電容AlSiO2ALP+P-S

14、UBN-epiP+N+N+微電子制造工藝IC常用術(shù)語 圓片：硅片芯片(Chip, Die)：6、8 ：硅（園）片直徑：1 25.4mm6150mm; 8200mm; 12300mm; 亞微米1m的設(shè)計規(guī)范深亞微米 0反型層 溝道源（Source）S漏（Drain）D柵（Gate）G柵氧化層厚度：50埃1000埃（5nm100nm）VT閾值電壓電壓控制N N溝溝MOSMOS（NMOSNMOS） P型襯底，受主雜質(zhì)； 柵上加正電壓，表面吸引電子，反型，電子通道； 漏加正電壓，電子從源區(qū)經(jīng)N溝道到達(dá)漏區(qū)，器件開通。N襯底p+p+漏源柵柵氧化層場氧化層溝道P P溝溝MOSMOS（PMOSPMOS）GD

15、SVTVGSID+-VDS 0 N型襯底，施主雜質(zhì)，電子導(dǎo)電； 柵上加負(fù)電壓，表面吸引空穴，反型，空穴通道； 漏加負(fù)電壓，空穴從源區(qū)經(jīng)P溝道到達(dá)漏區(qū)，器件開通。CMOS CMOS：Complementary Symmetry Metal Oxide Semiconductor 互補對稱金屬氧化物半導(dǎo)體特點：低功耗VSSVDDVoViCMOS倒相器PMOSNMOSI/OI/OVDDVSSCCCMOS傳輸門N-SiP+P+n+n+P-阱DDVoVGVSSSSVDDCMOS倒相器截面圖CMOS倒相器版圖pwellactivepolyN+ implantP+ implantomicontactmeta

16、lA NMOS ExamplepwellPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2光刻膠光刻膠光光MASK PwellNtype SiSiO2光刻膠光刻膠光刻膠光刻膠MASK PwellNtype SiSiO2光刻膠光刻膠光刻膠光刻膠SiO2Ntype SiSiO2SiO2PwellpwellactivePwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2光刻膠光刻膠MASK activeMASK ActiveSi3N4Nt

17、ype SiSiO2PwellSiO2光刻膠光刻膠光刻膠光刻膠MASK activeMASK ActiveSi3N4Ntype SiSiO2PwellSiO2光刻膠光刻膠光刻膠光刻膠Si3N4Ntype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellSi3N4Ntype SiSiO2Pwell場氧場氧場氧場氧場氧場氧PwellNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyactivepwellpolyPwellActivePolyN+ implantP+ implantOmicontactMetalNtype SiSiO2PwellSiO2MASK poly場氧場氧場氧場氧場氧場氧Pwellpoly光刻膠光刻膠Ntype SiSiO2PwellSiO2MASK poly場氧場氧場氧場氧場氧場氧Pwell光刻膠光刻膠polyNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyNtype SiSiO2PwellSiO2場氧場氧場氧場氧場氧場氧PwellpolyactivepwellpolyN+ implantPwellActivePolyN+ implantP+ implantOmicontactMetalN