數(shù)字電子技術(shù)基礎(chǔ)課件第二章

1、第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.1 2.1 幾個基本概念幾個基本概念2.1.1 2.1.1 邏輯邏輯 邏輯是指事物的前因和后果所遵循的規(guī)律。例如，說某位老師講課的邏輯性很強(qiáng)，就是指這位老師把問題的前因和后果講得清楚、嚴(yán)謹(jǐn)。 在日常生活和科學(xué)實踐中大量存在著完全對立又相互依存的兩個邏輯狀態(tài)，如事物的“真”和“假”；開關(guān)的“通”和“斷”等，它們通常用邏輯“真”(True)和邏輯“假”(False)兩個對立統(tǒng)一的邏輯值來表示，當(dāng)其中一個邏輯狀態(tài)為邏輯“真”時，另一個就規(guī)定為邏輯“假”。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 教學(xué)目標(biāo) 理解邏輯、邏輯狀態(tài)

2、、邏輯變量、邏輯代數(shù)、邏輯表達(dá)式的基本概念； 熟悉基本邏輯門和復(fù)合邏輯門符號；邏輯代數(shù)的基本定律和運(yùn)算規(guī)則； 熟練掌握邏輯函數(shù)的代數(shù)化簡和卡諾圖化簡方法； 熟悉集成芯片引腳排列、邏輯符號及其功能；各種門電路功能測試方法； 掌握 TTL門電路的幾種特殊類型。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.1.2 2.1.2 邏輯電路邏輯電路 描述一個邏輯問題，要交代問題產(chǎn)生的條件及結(jié)果，表示條件的邏輯變量就是輸入變量，表示結(jié)果的邏輯變量就是輸出變量。用邏輯表達(dá)式來描述輸入和輸出變量之間的關(guān)系，這種邏輯表達(dá)式稱為邏輯函數(shù)。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.2

3、 2.2 基本邏輯關(guān)系基本邏輯關(guān)系2.2.1 2.2.1 邏輯代數(shù)的邏輯代數(shù)的3 3種運(yùn)算種運(yùn)算 邏輯代數(shù)是描述事物邏輯關(guān)系的一種數(shù)學(xué)方法，在邏輯代數(shù)中的變量稱為邏輯變量，它用字母A、B、C、X、Y、Z等來表示。邏輯變量取值只有0和1，而且0和1是表示兩種相互對立的邏輯狀態(tài)。邏輯代數(shù)有3種基本運(yùn)算：“與”運(yùn)算、“或”運(yùn)算和“非”運(yùn)算。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1. 1. “與與”運(yùn)算運(yùn)算 “與”邏輯電路模型如圖2.1所示，只有當(dāng)A、B兩個串聯(lián)開關(guān)全部閉合時，燈泡Y才會亮；相反地，只要A、B一個斷開或者全部斷開，燈泡就會熄滅。 如果用1表示燈亮和開關(guān)閉合，用0表示燈

4、滅和開關(guān)斷開，就可得到如表2.1所示的“與”邏輯的真值表。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.1可知，“與”運(yùn)算是指只有當(dāng)決定事物結(jié)果的所有條件全部具備時，結(jié)果才會發(fā)生。“與”邏輯符號如圖2.2所示。圖2.2 “與”邏輯符號圖2.1 “與”邏輯電路模型第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門“與”運(yùn)算(也稱邏輯乘)的邏輯函數(shù)表達(dá)式為 Y=AB “”號也可省略。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 2. “或或”運(yùn)算運(yùn)算 “或”邏輯電路模型如圖2.3所示，只要A、B兩個并

5、聯(lián)開關(guān)有一個閉合時，燈泡Y就會亮；相反地，當(dāng)A、B兩個開關(guān)均斷開時，燈泡Y就會滅。 如果用1表示燈亮和開關(guān)閉合，用0表示燈滅和開關(guān)斷開，就可得到如表2.2所示的“或”邏輯真值表。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.2可知，“或”運(yùn)算是指當(dāng)決定事物結(jié)果的幾個條件中，只要有一個或一個以上條件得到滿足，結(jié)果就會發(fā)生，這種邏輯關(guān)系稱為“或”邏輯?！盎颉边壿嫹柸鐖D2.4所示。圖2.3 “或”邏輯電路模型圖2.4 “或”邏輯符號“或”運(yùn)算的邏輯函數(shù)表達(dá)式為YAB第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門3

6、. “非”運(yùn)算 “非”邏輯電路模型如圖2.5所示，圖中A開關(guān)斷開，燈就亮；相反地，A開關(guān)閉合，燈就會滅。 如果用1來表示燈亮和開關(guān)閉合，用0表示燈滅和開關(guān)斷開，則可得到如表2.3所示的“非”邏輯的真值表。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.3可知，“非”運(yùn)算是指在事件中，結(jié)果總是和條件呈相反狀態(tài)，這種邏輯關(guān)系稱為“非”邏輯?！胺恰边壿嫹柸鐖D2.6所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門圖2.5 “非”邏輯電路模型圖2.6 “非”邏輯符號“非”運(yùn)算的邏輯函數(shù)表達(dá)式為:YA第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.2.2 2.

7、2.2 邏輯門電路邏輯門電路 能夠反映出輸出(結(jié)果)和輸入(條件)邏輯關(guān)系的電路稱為邏輯門電路。基本的邏輯門電路有 “與”門、“或”門和 “非”門。在邏輯電路中，通常用電平的高、低來控制門電路。若用1代表高電平、0代表低電平，稱為正邏輯；若用1代表低電平、0代表高電平，則稱為負(fù)邏輯。本書在無特殊說明的情況下都采用了正邏輯。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1. 1. “與與”門門 在邏輯電路中，能實現(xiàn)“與”邏輯運(yùn)算的電路稱為“與”門。圖2.7所示是具有兩個輸入端的二極管“與”門電路。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門在“與”門電路中，若輸入不同邏輯變

8、量時可繪出 “與”門電路波形如圖2.8所示。圖2.7 二極管 “與”門電路圖2.8 “與”門波形第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門TTL“與”門的集成芯片74LS08的引腳排列如圖2.9所示第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由圖2.9可知，74LS08共有14個引腳，其內(nèi)包含有4個二輸入的 “與”門，輸入1A、1B，輸出1Y構(gòu)成一個“與”門；輸入2A、2B，輸出2Y構(gòu)成一個“與”門；其余類推；引腳7接地；引腳14接電源(+5V)正極。 第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 2. “或或”門門 在邏輯電路中，能實現(xiàn)“或”邏輯運(yùn)

9、算的電路稱為“或”門。 圖2.10所示是具有兩個輸入端的二極管 “或”門電路。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 在“或”門電路中，若輸入不同邏輯變量時可繪出“或”門電路波形如圖2.11所示。圖2.10 二極管“或”門電路圖2.11 “或”門波形第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 TTL“或”門的集成芯片為74LS32的引腳排列如圖2.12所示。由圖2.12可知，74LS32共有14個引腳，其內(nèi)包含有4個二輸入的 “或”門，輸入1A、1B，輸出1Y構(gòu)成一個“或”門；輸入2A、2B，輸出2Y構(gòu)成一個“或”門；其余類推，引腳7接地；引腳14接電源(+5V

10、)正極。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門3. 3. “非非”門門 在邏輯電路中，能實現(xiàn) “非”邏輯運(yùn)算的電路稱為 “非”門。圖2.13所示是晶體三極管 “非”門電路。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門圖2.12 74LS32引腳排列圖2.13 晶體三極管 “非”門電路第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 從圖2.13所示電路可知，輸入端A如果處于高電平，因晶體管處于飽和狀態(tài)，則輸出為低電平，即“入1出0”；當(dāng)輸入為低電平時，因晶體管處于截止?fàn)顟B(tài)，則輸出為高電平，即“入0為1”。 滿足“非”邏輯的關(guān)系。第二章：第二章：邏輯代數(shù)基礎(chǔ)

11、邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 在“非”門電路中，若輸入不同邏輯變量時可繪出 “非”門電路波形如圖2.14所示。TTL“非”門的集成芯片為74LS04的引腳排列如圖2.15所示。圖2.14 “非”門波形圖2.15 74LS04引腳排列第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.3 2.3 復(fù)合邏輯運(yùn)算復(fù)合邏輯運(yùn)算2.3.1 2.3.1 幾種常見的復(fù)合邏輯運(yùn)算幾種常見的復(fù)合邏輯運(yùn)算 由3種最基本的邏輯運(yùn)算 “與”、“或”、“非”組合而成的邏輯運(yùn)算，稱為復(fù)合邏輯運(yùn)算。常見的復(fù)合邏輯運(yùn)算有“與非”運(yùn)算、“或非”運(yùn)算、“與或非”運(yùn)算、“異或”運(yùn)算和“同或”運(yùn)算等。第二章：第二章：邏輯代

12、數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1.“與非與非”運(yùn)算運(yùn)算“與非”邏輯函數(shù)表達(dá)式為“與非”邏輯的真值表如表2.4所示。YA B第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.4可知，“與非”邏輯關(guān)系為：“有0出1，全1出0”。也可以推廣到多輸入變量的一般形式： 。YA B C D第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門“與非”邏輯的邏輯符號如圖2.16所示。圖2.16 “與非”邏輯符號第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門TTL“與非”門集成芯片主要有74LS00和74LS20兩種。其引腳排列如圖2.17所示。(a) 74LS00芯片 (b)

13、 74LS20芯片 圖2.17 引腳排列第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由圖2.17(a)可知，74LS00 共有14個引腳，其內(nèi)包含有4個二輸入的“與非”門，輸入1A、1B，輸出1Y構(gòu)成一個 “與非”門；輸入2A、2B，輸出2Y構(gòu)成一個“與非”門，其余類推；引腳7接地；引腳14接電源(+5V)正極。由圖2.17 (b)可知，74LS20 共有14個引腳，其內(nèi)包含有兩個四輸入的“與非”門，輸入1A、1B、1C和1D，輸出1Y構(gòu)成一個“與非”門；輸入2A、2B、2C和2D，輸出2Y構(gòu)成另一個“與非”門；引腳7接地；引腳14接電源(+5V)正極；剩余的引腳3和引腳10為空

14、引腳。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. “或非”運(yùn)算“或非”邏輯函數(shù)表達(dá)式為： ，“或非”邏輯關(guān)系的真值表如表2.5所示。YAB第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.5可知，“或非”邏輯關(guān)系為：“有1出0，全0出1”。也可以推廣到多輸入變量的一般形式： ?！盎蚍恰边壿嫷倪壿嫹柸鐖D2.18所示。YABCD圖2.18 “或非”邏輯符號第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 常用的TTL“或非”門74LS02為4個二輸入集成芯片，它的引腳排列如圖2.19所示。圖2.19 74LS02引腳排列第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代

15、數(shù)基礎(chǔ)及邏輯門及邏輯門3.“同或同或”運(yùn)算運(yùn)算“同或”邏輯函數(shù)表達(dá)式為 Y=A B= “同或”邏輯關(guān)系的真值表如表2.6所示。ABABAB第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.6可知，“同或”的邏輯關(guān)系為“同為1，異為0”。 也可推廣到多輸入變量的一般形式：Y=A B C D。當(dāng)輸入變量中有奇數(shù)個0時，結(jié)果為0，否則結(jié)果為1。邏輯關(guān)系為“奇0出0，偶0出1”。“同或”邏輯的邏輯符號如圖2.20所示 圖2.20 “同或”邏輯符號第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門4. “異或”運(yùn)算“異或”邏輯

16、函數(shù)表達(dá)式為“異或”邏輯關(guān)系的真值表如表2.7所示。YABABAB第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由表2.7可知，“異或”的邏輯關(guān)系為：“異為1，同為0”。也可推廣到多輸入變量的一般形式： 。當(dāng)輸入變量中有奇數(shù)個0時，結(jié)果為1，否則結(jié)果為0。邏輯關(guān)系為：“奇0出1，偶0出0”。“異或”邏輯的符號如圖2.21所示。TTL“異或”門的集成芯片為74LS86。其引腳排列如圖2.22所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門圖2.21 “異或”邏輯符號圖2.22 74LS86引腳排列第二章：第二章：邏

17、輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由圖2.22可知，74LS86共有14個引腳，其內(nèi)包含有4個二輸入的“異或”門，輸入1A、1B，輸出1Y構(gòu)成一個“異或”門；輸入2A、2B，輸出2Y構(gòu)成一個“異或”門，其余類推；引腳7接地；引腳14接電源(+5V)正極。表2.8所示為幾種常見的復(fù)合邏輯運(yùn)算。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.3.2 2.3.2 邏輯函數(shù)的表示方法邏輯函數(shù)的表示方法 對于一個邏輯電路可以用邏輯函數(shù)表達(dá)式、邏輯真值表、邏輯圖、波形圖、卡諾圖等方法來表示，同時這些表示方法之間還可以相互轉(zhuǎn)換。1.

18、 1. 邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式 用邏輯運(yùn)算表示邏輯變量關(guān)系的代數(shù)式，稱為邏輯函數(shù)表達(dá)式。每一個邏輯函數(shù)表達(dá)式都可以寫成標(biāo)準(zhǔn)“與或”式，即最小項表達(dá)式。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-1】將邏輯函數(shù) 寫成最小項表達(dá)式。解解：YABCCABCACACABCABCABCABCABC56420mmmmm(0,2,4,5,6)m第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 2. 邏輯真值表邏輯真值表 用來描述邏輯函數(shù)各輸入變量和輸出之間邏輯關(guān)系的表格，稱為邏輯真值表。第二章：第二章：邏輯代數(shù)

19、基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-2】已知函數(shù)的邏輯表達(dá)式為： ，試列出相應(yīng)的真值表。解：解：(1) 根據(jù)輸入變量的個數(shù)(n)來確定輸入取值組合( )。(2) 將輸入的取值代入邏輯函數(shù)，求出對應(yīng)的輸出值。(3) 填寫如表2.10所示的真值表。YABC2n第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門3. 邏輯圖 邏輯圖是指用邏輯符號連接所構(gòu)成的圖形。例如， 的邏輯圖如圖2.23所示。YABBC圖2.23 邏輯圖第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門4. 4. 波形圖波形圖 波形圖是指根據(jù)不同輸入邏輯變

20、量所畫出對應(yīng)輸出的一系列波形。如前面所講述的 “與”、“或”、“非”門波形圖。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門5. 5. 卡諾圖卡諾圖 美國工程師卡諾(Karnaugh)率先提出把輸入變量的各種取值組合所對應(yīng)的輸出函數(shù)值填入特殊的方格圖中，即得到該邏輯函數(shù)的卡諾圖。二、三、四變量的卡諾圖的一般形式分別如圖2.24(a)、(b)、(c)所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.3.3 2.3.3 邏輯函數(shù)表示方法間的相互轉(zhuǎn)換邏輯函數(shù)表示方法間的相互轉(zhuǎn)換 邏輯函數(shù)的5種表示方法之間有著密切的聯(lián)系

21、，均可進(jìn)行相互轉(zhuǎn)換。1. 由邏輯函數(shù)表達(dá)式畫出卡諾圖具體方法如下：(1) 將邏輯函數(shù)表達(dá)式寫成標(biāo)準(zhǔn)“與或”式。(2) 表達(dá)式中出現(xiàn)的最小項在對應(yīng)的卡諾圖方格內(nèi)填“1”；否則填“0”(或不填)。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-3】將邏輯函數(shù) 用卡諾圖表示。解解： 畫卡諾圖如圖2.25所示。YABCCYABCABCABCABCABC(0,2,4,5,6)m圖2.25 例2-3的卡諾圖第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 由邏輯真值表寫出邏輯函數(shù)表達(dá)式具體方法如下：(1) 找到輸出Y=1的各行。(2) 將對應(yīng)每行的輸入變量寫成與項(“1”用

22、原變量、“0”用反變量表示)。(3) 將各與項相“或”。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-42-4】試將表2.11所示的真值表：(1)寫出邏輯函數(shù)表達(dá)式；(2)畫出卡諾圖。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門解：解：(1) 根據(jù)邏輯真值表可寫出邏輯函數(shù)表達(dá)式為： 。 (2) 根據(jù)邏輯真值表畫出卡諾圖如圖2.26所示。YABCABC圖2.26 例2-4的卡諾圖第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.3.4 2.3.4 課題與實訓(xùn)課題與實訓(xùn)1 1：“與非與非”門邏輯功能驗證門邏輯功能驗證1. 實訓(xùn)任務(wù) 驗證“與非”門的邏輯功

23、能。2. 實訓(xùn)要求 (1) 熟悉74LS00各引腳功能。 (2) 按照測試要求完成測試內(nèi)容。3. 實訓(xùn)設(shè)備及元器件 (1) 數(shù)字電子技術(shù)學(xué)習(xí)機(jī)。 (2) 數(shù)字萬用表。 (3) 74LS00(1個)。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門4. 測試內(nèi)容 1) 測試電路 測試電路如圖2.27所示。 2) 測試步驟(1) 按照測試的電路圖連接電路。(2) 將集成芯片74LS00的電源和接地引腳進(jìn)行正確處理。(3) 將輸出Y接指示燈。(4) 仔細(xì)檢查連接電路，確認(rèn)無誤后接通電源。(5) 根據(jù)測試結(jié)果填寫“與非”門的邏輯功能表，如表2.12所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)

24、及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門5. 測試結(jié)論(1) 按照測試的內(nèi)容撰寫實訓(xùn)報告。(2) 寫出自己在測試過程中的疑難點(diǎn)，并說明自己是如何處理的。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.3.5 2.3.5 課題與實訓(xùn)課題與實訓(xùn)2 2：“與或非與或非”門邏輯功能驗證門邏輯功能驗證1. 實訓(xùn)任務(wù) 驗證“與或非”門的邏輯功能。2. 實訓(xùn)要求 (1) 熟悉74LS08、74LS32及74LS04各引腳功能。 (2) 按照測試要求完成測試內(nèi)容。3. 實訓(xùn)設(shè)備及元器件 (1) 數(shù)字電子技術(shù)學(xué)習(xí)機(jī)。 (2) 數(shù)字萬用表。 (3) 74LS08(1個)

25、。 (4) 74LS32(1個)。 (5) 74LS04(1個)。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門4. 測試內(nèi)容 1) 測試電路 測試電路如圖2.28所示。 2) 測試步驟 (1) 按照測試的電路圖連接測試電路。 (2) 將集成芯片74LS08、74LS32及74LS04的電源和接地引腳進(jìn)行正確處理。 (3) 將輸出Y接指示燈。 (4) 仔細(xì)檢查連接電路，確認(rèn)無誤后接通電源。 (5) 根據(jù)測試結(jié)果填寫“與或非”門的邏輯功能表，如表2.13所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門5. 測試結(jié)論(1) 按照測試的內(nèi)容撰寫實訓(xùn)報告。(2) 寫出自己在測試

26、過程中的疑難點(diǎn)，并說明自己是如何處理的。圖2.28 “與或非”門測試電路第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.4 2.4 邏輯代數(shù)的基本定律和運(yùn)算規(guī)則邏輯代數(shù)的基本定律和運(yùn)算規(guī)則2.4.1 2.4.1 基本定律基本定律 邏輯代數(shù)根據(jù)3種基本的“與”、“或”和“非”運(yùn)算可以推導(dǎo)出邏輯代數(shù)的基本定律和運(yùn)算規(guī)則，如表2.14所示。這些定律可以通過真值表來進(jìn)行證明。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-5】用真值表證明摩根定律 。證明：證

27、明：列出如表2.15所示的真值表。ABAB 從表2.14可知，等式的左邊和右邊在變量A、B的不同取值下結(jié)果完全相同，可以證明摩根定律成立。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 2.4.2 2.4.2 基本定則基本定則1. 1. 代入規(guī)則代入規(guī)則 代入規(guī)則是指在任何一個邏輯等式中，如果將等式兩邊的同一變量(比如A)都用一個函數(shù)Y代替，則等式仍然成立。例如，在等式 中，若用Y=BC來代替等式中的B，根據(jù)摩根定律有：左邊= 右邊= 顯然，等式仍然成立。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 2. 反演規(guī)則反演規(guī)則 反演規(guī)則是指對于一個邏輯函數(shù)Y，如果將函數(shù)中

28、所有“”換成“+”，“+”換成“”；“0”換成“1”，“1”換成“0”；原變量換成反變量，反變量換成原變量，則所得到的邏輯函數(shù)表達(dá)式就是邏輯函數(shù)Y的反函數(shù)。注意：運(yùn)算的先后順序為，先括號內(nèi)，然后按先“與”再“或”的順序變換，而且兩個及兩個以上變量的“非”號應(yīng)保持不變。例如，若已知函數(shù) ，求出其反函數(shù)為：第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門3. 3. 對偶規(guī)則對偶規(guī)則 對偶規(guī)則是指對于一個邏輯表達(dá)式Y(jié)，如果將函數(shù)Y中的“”換成“+”，“+”換成“”，“0”換成“1”，“1”換成“0”，就可得到函數(shù)Y的對偶函數(shù)，記作“ ”。例如，已知函數(shù) ，求出函數(shù)Y的對偶式為： 第二章：第二

29、章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.5 2.5 邏輯函數(shù)的化簡邏輯函數(shù)的化簡 通過一定的方法將邏輯函數(shù)表達(dá)式進(jìn)行化簡，化簡后的表達(dá)式所構(gòu)成的邏輯電路，不僅可節(jié)省電路中的元器件，降低成本，還能提高工作電路的可靠性。邏輯函數(shù)常用的化簡方法有代數(shù)化簡法和卡諾圖化簡法。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.5.1 2.5.1 代數(shù)化簡法代數(shù)化簡法1. 并項法利用公式 ，將兩項合并為一項，并消去一個變量。例如：2. 吸收法利用公式 ，吸收多余項。例如：3. 消去法 利用公式 ，消去多余因子。例如：()YABACBCABC ABABABCABC第二章：第二章：邏輯代數(shù)基礎(chǔ)

30、邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門4. 4. 配項法配項法 利用公式 ，增加必要的因子，然后再同其他項的因子進(jìn)行化簡。例如： 解題時沒有特定的模式，而是綜合運(yùn)用上述方法進(jìn)行化簡，才能得到最簡結(jié)果。()YABACBCABC AB()ABACAA BCABACABCABC(1)(1)ABCACBABAC第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-6】化簡函數(shù) 。解解：YADADABACBDYADADABACBD()A DDBACBDAACBDACBD第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.5.2 2.5.2 卡諾圖化簡法卡諾圖化簡法 采用公式化簡法化簡邏輯函數(shù)

31、時，不僅要求熟練掌握邏輯代數(shù)的基本定律和規(guī)則，而且還需要有一定的經(jīng)驗和技巧，即便如此，往往也很難確定是否為最簡的化簡結(jié)果。由此提出了卡諾圖化簡法，它能較為方便地得到邏輯函數(shù)的最簡“與或”式。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1. 1. 卡諾圖化簡方法卡諾圖化簡方法 邏輯函數(shù)卡諾圖化簡法是依據(jù)公式 ，將兩個最小項合并，從而消去形式上不同的變量。具體方法如下：(1)畫出邏輯函數(shù)的卡諾圖。(2) 畫卡諾圈。即圈“1”，將滿足 個相鄰項為“1”的方格圈起來；卡諾圈必須盡可能大；卡諾圈的個數(shù)盡可能少。(3) 讀結(jié)果。將卡諾圈中最小項的共有變量(與項)保留，把所有與項相“或”即得到化

32、簡結(jié)果。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-7】用卡諾圖化簡邏輯函數(shù) 。解：解：畫卡諾圖如圖2.29所示。 從圖2.29可知，共有兩個卡諾圈。每個卡諾圈合并的結(jié)果分別為 、 ，所以邏輯函數(shù)化簡的結(jié)果為 ?！纠纠?-8】用卡諾圖化簡邏輯函數(shù) 。解：解：畫卡諾圖如圖2.30所示。(1,3,4,6,9,11,12,14)YmBDBDYBDBD(1,5,6,7,11,12,13,15)Ym第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門圖2.29 例2-7的卡諾圖圖2.30 例2-8的卡諾圖第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門從圖2.30可

33、知，邏輯函數(shù)化簡的結(jié)果為 : 。在卡諾圖化簡時應(yīng)注意以下幾個問題：(1) 畫卡諾圈時，小方格中的“1”不可漏掉。(2) 每個卡諾圈至少有一個“1”不被別的卡諾圈使用，否則該圈多余。(3) 用卡諾圖化簡所得到的最簡“與或”式結(jié)果往往不唯一。YABCACDABCACD第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. 具有約束項的卡諾圖化簡 在實際應(yīng)用中，有些變量的取值是不允許、不可能出現(xiàn)的，這些變量取值所對應(yīng)的最小項就是約束項。約束項的意義是：它的值可以取“0”，也可以取“1”，具體取何值應(yīng)該根據(jù)使邏輯函數(shù)化簡更有益這個原則來確定。具有約束項的卡諾圖化簡方法如下：(1) 畫邏輯函數(shù)的卡

34、諾圖。(2) 在卡諾圖中填入約束項(約束項用“”來表示)。(3) 畫卡諾圈(能使結(jié)果更簡化將約束項看作“1”，否則看作“0”)。(4) 寫出化簡結(jié)果。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門【例【例2-9】用卡諾圖化簡邏輯函數(shù) 。解：解：畫卡諾圖如圖2.31所示。畫卡諾圈后得到邏輯函數(shù)表達(dá)式為： 。約束條件為： 。(0,1,4,6,9,13)Ym(3,5,7,11,15)dYDABAC(3,5,7,11,15)0d圖2.31 例2-9的卡諾圖第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.6 2.6 集成門電路集成門電路 在數(shù)字技術(shù)領(lǐng)域里，大量地使用數(shù)字集成電路。集

35、成門電路是把基本門電路通過一定工藝集成在一塊硅片上制作而成。集成門電路主要包括TTL、CMOS系列集成門電路。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.6.1 2.6.1 常用的常用的TTLTTL集成門集成門 TTL集成門電路，是指晶體管-晶體管邏輯(Transistor-transistor Logic)門電路，如圖2.32所示。常用的TTL集成門有“與”門、“非”門、“與非”門、“異或”門等。本小節(jié)重點(diǎn)介紹集電極開路本小節(jié)重點(diǎn)介紹集電極開路(OC)(OC)門。門。 OC(Open Collector)門是常用的一種特殊門。TTL OC門的集成芯片74LS03的引腳排列如圖

36、2.33所示。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 由圖2.33可知，74LS03共有14個引腳，其內(nèi)包含有4個二輸入的OC門，輸入1A、1B，輸出1Y構(gòu)成一個OC門；輸入2A、2B，輸出2Y構(gòu)成一個OC門，其余類推；引腳7接地；引腳14接電源(+5V)正極。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1. TTL OC1. TTL OC門電路及邏輯符號門電路及邏輯符號 圖2.34所示是OC門的電路，在電路中，輸出管VT5的集電極開路，因此叫作OC(集電極開路)門。OC門也具有“全高出低；有低出高”的邏輯關(guān)系，只是它的輸出端必須外接上拉電阻RL及外接電源UCC。

37、 圖2.35所示是OC門的邏輯符號。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門圖2.35所示是OC門的邏輯符號。圖2.34 OC門的電路圖2.35 OC門的邏輯符號第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2. TTL OC2. TTL OC門的應(yīng)用門的應(yīng)用 OC門指的是集電極開路的門電路，能夠?qū)崿F(xiàn)“線與”功能。圖2.36所示為3個OC門的連接，實現(xiàn)了“線與”邏輯。圖2.36 OC門“線與”邏輯第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門 從圖2.36可知，A、B(或者C、D，或者E、F)輸入為全1，則相應(yīng)輸出端Y1(或Y2，或Y3)就會是低電平，總的輸

38、出端Y也就為低電平；只有3個OC門的輸入中都有低電平，總的輸出Y才為高電平。用邏輯函數(shù)表示為 因此，OC“與非”門的線與可用來實現(xiàn)“與或非”邏輯功能?？偟妮敵鯵為3個OC門單獨(dú)輸出Y1、Y2和Y3的“與”。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.6.2 TTL2.6.2 TTL集成門電路使用注意事項集成門電路使用注意事項 使用TTL集成門電路時，應(yīng)該注意以下事項：(1) 電源電壓(UCC)應(yīng)在4.55.5V的范圍之內(nèi)。(2) TTL的輸出端一般不能并聯(lián)使用，也不可以直接和電源或地線相連，因為這樣容易損壞元器件。(3) TTL門多余輸入端的處理。“與非”門一般可以接電源，通過電阻后接電源，與使用的輸入端并聯(lián)；“或非”門一般可以接地，通過電阻后接地，與使用的輸入端并聯(lián)。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門2.6.3 2.6.3 常用的常用的CMOSCMOS集成門集成門 CMOS電路也稱為互補(bǔ)MOS電路，因為具有靜態(tài)功耗低、抗干擾能力強(qiáng)、工作穩(wěn)定性好等特點(diǎn)，近年來成為應(yīng)用較廣泛的另一種電路。第二章：第二章：邏輯代數(shù)基礎(chǔ)邏輯代數(shù)基礎(chǔ)及邏輯門及邏輯門1. CMOS“與非”門CMOS“與非”門的集成芯片為CD4011。其引腳排列如圖2.37所示。2.